Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件› FPGA/CPLD/ASIC討論區

ASIC討論區今日: 0|主題: 1|排名: 25

新窗全部主題最新熱門熱帖精華更多 \| 顯示置頂		作者	回復/查看	最後發表


預覽 [問題求助] 有關於MicroBlaze Memory Size的問題	oayanghotmail 2011-5-7	14989	alfred99 2011-9-14 10:08 AM
預覽 [問題求助] 這種Verilog寫法,是否能改善propagation gate delay	kuhwakimo 2011-3-24	114259	walltsou 2016-5-12 03:39 AM
預覽 [問題求助] 請教 Synplify "reduced to a combinational gate by constant propagation"	kuhwakimo 2011-3-24	212983	kuhwakimo 2015-11-17 02:10 AM
預覽 [問題求助] 有關verilog 錯誤	laasong 2010-12-27	29645	laasong 2010-12-29 04:34 PM
預覽 [問題求助] 一個有關~altera quartus ii 10.1 sopc builder~的問題~	dysyase 2010-12-12	323456	alfred99 2011-9-14 10:09 AM
預覽 [問題求助] 自制MCU的WRITER不能工作，请教	szgkwin 2010-11-3	19697	tuby0321 2010-11-18 04:29 PM
預覽 [問題求助] uart 的verilog程式的問題	s850187 2010-10-20	57906	stephen1065 2011-1-16 09:53 AM
預覽 [問題求助] 想請教一下 verilog 關於 pipeline 和 FSM 的相關問題	stytleman 2010-10-14	212657	chienw 2016-3-27 11:33 AM
預覽 [問題求助] nlint 里fan-out警告，看不懂	hongyijia2 2010-10-13	09149	hongyijia2 2016-8-9 06:08 PM
預覽 [問題求助] 關於影像處理濾波器問題~	呆頭鴨 2010-10-2	06799	呆頭鴨 2010-10-2 03:21 PM
預覽 [問題求助] ㄍverilog 新手有關降低design的面積	allenbody 2010-9-29	18341	tompaul 2010-10-8 02:14 PM
預覽 [問題求助] 關於verilog的除頻器無法使用modelsim模擬	leon1235 2010-9-17	318046	tuby0321 2010-11-18 05:28 PM
預覽 [問題求助] 有人用 modelsim 模擬 Xilinx 的 DCM_ADV 嗎?	doremi 2010-8-10	04978	doremi 2010-8-10 09:13 PM
預覽 [問題求助] 有關Cadence CDL Import設定問題	bookfish928 2010-8-4	05962	bookfish928 2010-8-4 02:53 PM
預覽 [問題求助] 请较一下有关MUX的问题	wsc223 2010-7-2	57067	sakuralaya 2010-7-7 09:46 AM
預覽 [問題求助] Xilinx CPLD "CoolRunner-II" use to OpenDrain pull-up 1.0v ....?	alita 2010-6-17	15003	tommywgt 2010-6-22 05:08 PM
預覽 [問題求助] 使用FPGA在twice pair上傳輸信號	tommywgt 2010-5-20	210379	DennyT 2010-5-27 11:48 AM
預覽 [問題求助] 請問我該如何設定介面	energy7 2010-5-4	17238	tommywgt 2010-5-5 01:39 PM
預覽 [問題求助] verilog 寫有限狀態機的問題	michael6172 2010-4-28	512815	superyoure 2012-2-14 04:01 PM
預覽 [問題求助] 把SD card的detect訊號接死的影響?	ishoni 2010-4-22	46252	sun_sport0001 2010-5-12 12:05 AM
預覽 [問題求助] 低功耗数字芯片群４１９０３２４９	wyyshaken 2010-4-22	04121	wyyshaken 2010-4-22 09:32 AM
預覽 [問題求助] verilog 實現Motion Estimation疑問~	呆頭鴨 2010-4-16	87511	tkyao 2015-6-16 11:20 AM
預覽 [問題求助] ROM vs. CASE	呆頭鴨 2010-4-13	57110	呆頭鴨 2010-4-20 10:35 PM
預覽 [問題求助] 改成隨機輸入時為什麼沒輸出值?	psw716083 2010-4-5	14613	spring69393 2010-6-17 05:58 PM
預覽 [問題求助] 如何用verilog 產生sin cos等三角函數??	j7003tim 2010-4-4	619881	JaxChang@FB 2016-5-26 11:45 PM

返回

快速發帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-18 04:31 AM , Processed in 0.101013 second(s), 16 queries .

Powered by Discuz! X3.2

		自動登錄	找回密碼
密碼			申請會員

版塊導航

FPGA/CPLD/ASIC討論區 今日: 0|主題: 1|排名: 25

快速發帖

FPGA/CPLD/ASIC討論區今日: 0|主題: 1|排名: 25