DLL前模擬的jitter

cutebear2527123

各位高手好~~
$ x1 g/ N. }% s: D( n) r% ]* g
. S, m8 |1 W; S9 a+ x我用Hspice要在前模擬做一個jitter小於10p的DLL

3 r4 k% N! c% E; t: x& k* \. d這是我用來測jitter的語法
# u6 E# h6 }. h1 b" K.PARAM per='週期'         
.PARAM tim='開始時間'
. \7 z* h' F4 R- @* Y; g.probe tran eyetime=par('.5*(sgn(TIME-tim)+abs(sgn(TIME-tim)))*(TIME-tim-per*int((TIME-tim)/per))')
( y5 Q9 D, D( m& C% {9 [" R0 C
整個DLL測出來的peak to peak jitter是25ps

我一直改Phase Detector、Charge Pump的特性但整個jitter都無法改善

4 |. ]* ]! I; s3 I後來我用上面的語法去測VCDL這個區塊的jitter，出來的值居然也到2Xps

也就是說在VCDL的控制電壓是定值的情況下還是有很大的jitter

我想問這樣子VCDL可能是哪邊出問題呢?  還有我量jitter的方式有沒有錯?
0 k* Q) S, _. J% {


如果還需要什麼資訊的話我會盡快補上的，謝謝大家>"<

finster

你DLL的操作範圍為多少?
3 E/ }; e8 m* O4 ?0 Y- O你每一級的delay cell的delay time又為多少?
你的DLL的delay cell共用了幾級?
1 z' y5 Q( W, g' ?- x有了這三個資訊之後,再去測試一下你的delay cell在可以工作的電壓範圍內相對應的delay time各為多少之後?
- d* ]5 Q1 N( z" @# m就可以稍微推斷出delay cell可以在多少的delay time下工作,亦即可以推算出jitter大概會落在那個區間

gaojun927

spice的语法不是很熟。不过如果按照你说的，给个固定控制电压vcdl也有很大的jitter，那就得考虑1.是不是测量语法有问题，这个可以通过手工在波形上测量对比一下。2.仿真精度有问题。这个可以考虑调整一下仿真精度。

p12345q1

http://www.chip123.com/forum.php ... 8&highlight=DLL