Trimming method?

sjhor

類比IC設計   有ㄧ個很不好的宿命!  就是很多的時候都需要 trimming!
# f" T) `4 o/ i; I) q不管是 bandgap voltage reference?  LDO? ADC? DAC? ........ 等等許多東西都逃不出  trimming!
$ g5 z: |, q2 M/ H6 ~& i所以  trimming 是類比IC的 不可磨滅的痛

2 ]0 M8 m4 d5 m% c$ X9 HTrimming 的方法:  不外乎是  laser & current trim! 是否還有其他的方式?
( J$ m& [  ?, E3 L0 \# Q: t5 lFuse 的材料不外乎是: metal, poly, zener diode? 是否還有其他的方式?
, w/ S7 {( |( j6 N& U& I" R( J
Repare  rate 又是如何?

這些種種的問題，都困擾著 analog IC 的進步!
1 Q5 |; K3 b: \
所以  希望大家  不要令惜分享既有的經驗!
# K/ s* M& @4 t- l4 t
* e% ^7 ?: `  r" w你的經驗就是知識的來源!

7 x# k2 g4 u" \, `3 y8 d! H1 h, p以下是 Fuse & Trim  的相關討論:
poly fuse 的問題
e-fuse?  
poly fuse 大約多少能量便可以燒斷?
7 K4 y- b" ~% Q1 z' w: A, D0 t& ~/ J如何判断poly fuse 已经blown  
' ~$ x& m- S0 i有關poly FUSE的不錯paper給大家參考  
. b+ g2 S9 _! e) V. g" t" WLaser Trim
做完laser trim後內部的電路被打傷的情況嗎？  
% H6 `5 `6 T6 ]7 [5 h6 h: V8 fCurrent Sensing Resistor Trimming!!   
请教做laser trim的注意事项  
Current trimming 要如何做呢?  




- ~3 k) @' w" r1 S( `4 s3 Q[ 本帖最後由 sjhor 於 2009-3-17 06:37 PM 編輯 ]

DennyT

Laser Trim 後段需額外製程, 所費不眥, 大部分是出PAD少的IC才用.
$ t2 c9 A& b9 j, h6 iCurrent Trim可以合併在wafer test時實施, 花費不大.
Repare rate需視你設定的trim range是否能cover foundry最大製程漂移
- g; E8 h' D/ T+ w$ \而trim step又得考量system的精度要求
* k1 L% ~  s( U6 S最後就決定了需要幾個trim PAD來達成上面兩項要求

一般而言, metal fuse蠻多人用, 有面積小, trim current不大的優點, 另外光罩metal change就可修改也是好處.

* l/ i7 A* E7 A- S* C, _/ n不過看過一件慘事: 該同學因時程壓力, 隨便lay了一個"日"字形metal fuse, tape-out後初步也能正常trim斷,
封裝完送客戶後出了包, 回來開蓋後打SEM後發現: 原來封裝灌膠時把不trim的metal橋沖斷了 (一般metal fuse上
5 _& b, O; X# p" w6 A2 h方不上passivation, 方便trim斷時產生的氣體逸散), bandgap電壓就跳binary step了, 看是斷MSB還是LSB了...

後來把中間的matal bridge從 |--| 換成  >-< 這個形狀, 比較能夠承受封裝灌膠的橫向應力, 才停止了公司絡繹不
0 |' R! j& y- p0 t絕到大陸客戶夾O蛋的人潮...

sjhor

原帖由 DennyT 於 2007-4-8 11:30 PM 發表
1 N* [: B' R- R8 o; X+ _0 E2 zLaser Trim 後段需額外製程, 所費不眥, 大部分是出PAD少的IC才用.
Current Trim可以合併在wafer test時實施, 花費不大.
$ ?6 z7 ~$ d0 R3 }$ y4 ~8 a) JRepare rate需視你設定的trim range是否能cover foundry最大製程漂移
而trim step又得 ...

5 p4 g1 O1 k! T
5 i) `& i+ M4 l感謝回覆!
- ]3 ^0 w' A& R) ?1 k- L
& ~4 M- Y( _! RCurrent fuse 因為需要長PAD 所以面機會比較大!
. u) b8 l6 q( _4 s3 ?5 x: g6 DLaser fuse 不需要長PAD  所以面積可以做的比較小

Current fuse 比較方便  但因為有積碳的問題  所以要清針
Laser Cut 不需要清針  但需要較貴的費用  而且需要CP1 & CP2 測試比較麻煩! 因為CP&LASER機台通常不在同一部

& a4 W% }" g9 w( }9 Y. k- M; v4 b清真要多久清一次比較好?
Trimming 完畢經過封膠後  依然會有漂移的現象如何解決?
8 x- c& x3 [/ z, W% c也就是  河於規格後封膠  結果會有ㄧ定的比例  還是會超出規格之外  真是很傷腦筋!
除了以上兩種方式之外  是否還有其他種方式?

DennyT

其實事先通知probe card供應商哪些PAD是trim pad, 會有大電流, 他們會用比較特殊材料及尺寸的probe.
# n9 p) o7 q: j' f0 I) f
5 G* C: A. Q: P3 y' }至於搞到積碳還沒見過, 可能是放電circuit搞太誇張了, 一般是在probe旁配個機械式relay並個1uF+3.9V的zener就夠了.
. Q* v& t2 ]1 C電容大不見得燒的乾淨, 反而擺得越靠近probe效果越好. Fuse沒trim乾淨若有似無, 封裝沖模後可能要通不通, 搞死一堆人.

; z$ s1 x' H! G9 G. M0 [5 \4 v超出規格外的IC開蓋後是否回復spec內?
是-> CP時各DIE記錄量測值, 各片wafer各抽一顆封裝, 分開交貨, 查封裝是否造成offset.
否-> Fail chip開蓋後打 SEM(電子顯微鏡)查各fuse是否有崩損.
8 R6 s' U8 r! A1 v
$ C9 \* @" y5 F( @8 }3 U將整批封裝完畢之IC量測值log回來, 以統計軟體(如 Minitab)畫量測值的機率分布圖histogram,
如果是fuse崩損, 各LSB step中心點都會有小型的"鐘型分配".

sjhor

感謝  DennyT 大大詳細的回覆!
$ s4 ]2 b+ s8 E你的建議  我改天會去試一下!
3 ~5 V" P0 i$ P% L積碳這個問題  應該很多人都會有這個問題
因為測試機台都有清針的設備!
9 Y/ ?* c( X+ h" }# B# @: R不過會造成這個原因  應該跟  fuse 的 layout 有相當大的關西
" n0 Q9 I$ V3 A9 D$ t5 y所以  若大家有這方面的 rule 或是經驗  請提供出來
非常的感謝
  p) \) U4 l  y$ T+ Y超出規格外的IC開蓋後是否回復spec內?
是!  會回來，Offset 部分我們可以改善! 但是常態分配變胖的部份就非常討厭!
因為查不原因!

ssejack1

積碳是有可能發生的!
3 {  @% |/ Q# L7 {) F$ H因為 probe card 的探針如果太髒 ( 雜質, passivasion,....)造成與pad contact 較差, 由針尖放電造成,積碳後當然就慘不忍睹了! 沒 trim 到是還 OK 啦!, trim 的要斷不斷就.....@#%&*!!!

DennyT

Trim過的常態分配應該已經 "去頭截尾" 了, 封裝後又再度"拉寬", 如果懶得找原因,
trim PAD再加一套, 把trim step LSB縮到原來spec的一半 "窄", trim program 修改成
量測所有fuse step的analog output, 以離ideal value最近者為trim solution, 所有DIE
4 s" ?) m! I' J  Z. T1 y都trim到離ideal value最近的區間, 留阿收比給封裝.
6 n3 x( X$ V8 Y/ ?  F: N2 }3 h) \
! e0 x8 a0 Q- q- X# l不過受封裝影響的circuit, passivation無法隔離的影響, 溫度嗎? 還是analog PAD
output buffer太弱, 連金線的RC都會改變輸出?

& V5 K2 A( O6 U# J  [, m1 L另外, 如果跟foundry先講好, trim PAD是可以lay在scribe line上的, 愛用幾個就用幾個,
不用太擔心DIE size waste, 倒是封裝的DIE saw會抱怨scribe line上的Alumi PAD會加速
鑽石刀片老化, 增加耗材成本...
8 A( @1 g8 Q. b' ]; h
3 t5 ^1 ^- b7 }. e[ 本帖最後由 DennyT 於 2007-4-15 01:47 PM 編輯 ]

sjhor

fuse & fuse PAD 應該都是無驅動的能力!  他只是電阻分壓的 ㄧ段!
在省電的拷量下   這些的電阻值都相當大
; p8 W3 Y( t7 F/ e( i/ k連 probe 的 RL & CL 都會影響!

所以  相當討厭! trim 不准  還有機會修改
, Y2 O% G, H9 k4 k不過  常態分配變胖  似乎就沒則!
當然  我門也 trim 到更精準的  膽只要封裝之後  就會變胖
die 太小  不適合 coating! 否則會好一點!
: ?! ^4 D; m: @* _& y- L
trim PAD是可以lay在scribe line上的, 友申請專利的價值唷
不過  要先給我用  因為已經曝光了!

[ 本帖最後由 sjhor 於 2007-4-18 09:11 PM 編輯 ]

DennyT

哈, 認為是good idea就分享, 這才是工程師本色; 像美國人一般,
2 r. I) Q/ m$ Z任何一點點的進步都要收錢, 那人類的進步永遠只能靠買得起專利
的大公司, 那就不如回家種田算了.

cktsai

Trim PAD lay 在 scribe line 早在1998就被申請專利了

sea

各位板上前輩,
7 R2 }+ k' [6 W- V' V) G我之前在fab工作 現在在讀書
, J4 j1 Z4 v7 j8 G做類比線路的教授正在教DAC, 提到R2R ladder的電阻 需要阻值相當精準
所以他問我 製程中如何控制阻值
我所知道的電阻 是用poly silicon做的 同道光罩 同道蝕刻 同樣的implant 在同一個die裡幾乎不可能阻值不一樣
# Q  }/ Q6 s% b& [7 M0 L5 ~. \/ [後來才知道 他問的是laser trimming 這我就不了解了 應該是封裝測試廠在做的事情吧
我看了這個影片 大概知道那是怎麼一回事 但還是很多疑問
http://video.yahoo.com:80/video/profile?sid=2906735&fr
首先 這看起來是一顆一顆的 chip resistor 這方法有可能用在ic上修整電阻嗎?
因為在fab出廠時 poly 早被密密麻麻的金屬線層層覆蓋 無法用雷射修整得到poly層吧
有可能細微調整熔掉一點點poly嗎?
* z( l; a4 ]6 G* Z! a- k! p) X或者 難道這種產品用top metal做電阻 才能用雷射修整? 我沒看過這種產品 這樣的金屬電阻不會太小了嗎?
9 f+ ^4 n& n) p# @更何況 我認為用光罩做出來的 應該已經非常精準了 很難想像如同影片那般用雷射修 可以做得比光罩精準
所以 是否ic的雷射修整 頂多就是燒斷fuse這種讓它繞路這種方法  沒有細微修整電阻這種方法?

煩請各位前輩回答 謝謝

sjhor

這是以前厚模電阻常用的 laser trimming 的方法!
他可以將電阻的精確度提高到很高!!
& L$ V( G) \8 H) J) ]% C6 G以前的 Analog Device 等國外的做 ADC 廠商常用這種方式!!
但是國內的晶圓廠比較沒有這種的厚膜電阻!!
且這種方法的成本比較高!!  所以現階段的 designer 比較常用燒斷的方式!!
比較簡單易懂  也比較耗設計!!

DennyT

原帖由 sjhor 於 2007-4-17 08:19 發表
& q$ H$ A, q* ?  ~5 E0 j
所以  相當討厭! trim 不准  還有機會修改
不過  常態分配變胖  似乎就沒輒!
當然  我門也 trim 到更精準的  但只要封裝之後  分佈就會變胖
" a) a3 R- ~4 qdie 太小  不適合 coating! 否則會好一點! 餘略 ...

9 J6 p6 _/ g! _( u# d/ T9 b
3 ?8 ?2 y" |" Q- \由於塑膠封裝後殘留的應力使電路產生壓電效應，一般對應的方法是在封裝打線後coating一層polymer (其實是用滴的)後才灌模，以緩衝並平均膠體收縮壓力對電路RC的改變 (就是封裝後量測數值分佈又變"胖"的原因)，但是SJHOR大提的DIE太小不適合coating我就不大明瞭了。

5 w" C/ ~9 s# \2 `) b9 r這種情況eFuse用programming的方式也許就適合，只要IC有如I2C、SPI等數位存取介面，就可以在封裝後利用介面程式化eFuse，連同壓電效應一同補償。
* i( X. _4 g1 B% _

原帖由 cktsai 於 2008-1-10 19:34 發表
& e: M/ }" q, b5 u( z4 mTrim PAD lay 在 scribe line 早在1998就被申請專利了

反正封裝後的DIE也沒scribeline，要抓包的難度不小。

stanley547

感謝大大分享  努力學習中