VHDL基本語法請教

day766

小弟最近要用Deisgn vision來synthesis一些VHDL code，最後目標是能用PrimePower來測出這processor的耗電量。
# \7 P. x! M3 H. p/ J- A& s; d現在卡在一個問題不得其解。
其中Program Counter元件的code可以用ModelSim的軟體compile，可是在Design Vision卻沒辦法synthesis.....
其error code為An if statement containing a clock event has an illegal else branch and is not supported for synthesis.
後來去查，才發現在synthesis的過程中，元件不能有任何timing 或 clock的描述在其中。
  N: p1 N5 ^, b. [4 v- f5 N' [$ P9 U
9 ~, U$ E& I" _7 t7 {/ o- C元件的碼如下

6 H/ n5 e! S! B5 |0 B3 |4 O, a        process(PCclr, PCinc, PCld, PCin)
; B  u- A4 _# D! N6 @        begin
  L' f3 X9 b/ E2 _3 L: j                        if PCclr='1' then
                                tmp_PC <= "0000000000000000";
                        elsif (PCld'event and PCld = '1') then
6 c/ }; F! h5 i& F; g8 M& K6 ]                        --elsif PCld = '1' then        
4 z+ U$ \2 g* v                                tmp_PC <= PCin;
                        elsif (PCinc'event and PCinc = '1') then
; t8 b0 b, A+ T9 |$ R( W) i                        --elsif PCinc = '1' then
  f* q7 `) o% x' M" m2 }' B                                tmp_PC <= tmp_PC + 1;
                        end if;
        end process;

, q- q$ F) X; a6 r* ^) L' r, V, x也就是說問題出現在event這個敘述。由於剛學VHDL，所以對有些字元描述不是很清楚，請問可以怎麼改寫或替換呢？

yuming

-- 使用雙層 if 指令看看 !
process(PCclr, PCinc, PCld, PCin)
begin
   if PCclr='1' then  tmp_PC <= "0000000000000000";
   elsif (PCld'event) then
      if (PCld = '1') then
              tmp_PC <= PCin;
+ D. i+ u( Y3 h: A3 b8 l3 b* x( n      elsif (PCinc = '1') then
7 ]; P% L3 n0 S2 C2 U2 R              tmp_PC <= tmp_PC + 1;
! v2 j2 o7 f1 ~6 J. W' x/ [     end if;
) N4 i7 U+ M: x   end if;
; }- @% g& }# V! O3 }( v2 zend process;

ssejack1

您要的是 ASYNC. LOAD/CLEAR ? 如果是建議如下:
process(PCclr, PCinc, PCld, PCin)
: j# p4 X# u7 nbegin
. ^- P9 m1 C& F: o& m9 Y7 J; {if ( PCclr='1' or PCld ='1')then
& k3 ^/ u6 U. M8 G  {3 T+ v$ o/ f     if( PCclr = '1')then -- ASYNC. clear
+ Z+ E! N4 J; E# o         tmp_PC <= "0000000000000000";
  ]- m. K( f" {" Z3 ]% g7 I5 p/ B     else -- ASYNC. load
        tmp_PC  <= PCin;
0 t5 s, U1 N2 D& H8 \     end if;
2 |9 P/ K9 p( S& d$ ~; U8 Xelsif (PCinc'event and PCinc = '1') then
. G9 r; n# j) C' R3 a3 y4 j     tmp_PC <= tmp_PC + 1;
end if;
end process;
如要的是 SYNC. LOAD / ASYNC. CLEAR 建議如下:
process(PCclr, PCinc, PCld, PCin)
begin
if ( PCclr='1')then
         tmp_PC <= "0000000000000000";
  J# y% M% p% v; M# B) C$ j8 i$ lelsif (PCinc'event and PCinc = '1') then
+ V, z3 h/ `' W% q     if( PCld = '1') then   -- SYNC. load
$ e6 g5 V4 V7 w* S' W         tmp_PC <= PCin;
$ S+ X5 F7 ]5 ?4 a/ p' a     else                        -- upcount
8 ]0 X2 [# K+ x. q4 T8 X; }( b         tmp_PC <= tmp_PC + 1;
3 E1 S7 v; a, m     end if;
/ l# m7 p0 w3 R$ J" [end if;
1 o# W" f9 P5 |8 Iend process;

day766

試過兩位大大的方式，還是不行。情況是，只要有event字元的出現，Design vision就會出現illegal的訊息。我之前在compile有遇過類似的情況，就是其中有些字元是用ZERO來代表"0000000000000000"，可是compile的時候會說不認識這字元，所以我改成"0000000000000000"，就沒問題了。現在在synthesis的時候遇到認為event是illegal，所以我想說，是不是有類似替換字元的方式可以使用？因為當我把event刪除時，synthesis就沒問題了。但這樣怕又失掉原來的功能。

ssejack1

Sorry ! 沒仔細看啦....
應是< PCinc'event> PCinc空格'event 才是! ( PCinc 'evnet and PCinc='1' 是 edge trigger , PCinc='1' 是 level trigger (latch ); event illegal 應是缺<空格> 造成的吧!

addn

您好
0 Q4 ~: U- G" a- K/ R# R  E
6 c0 o: F  K; C+ v7 x應該不是event問題
否則Design vision不就沒辦法合成同步電路了

VHDL的語法event,Design vision應該會有支援才對

個人認為你的CODE寫法有些問題,一般COUNTER只
會有一個CLOCK去驅動,而你的寫法卻有兩個(PCld'event及PCinc'event)
建義用一個全域CLOCK去做同步

yuming

sorry ! 昨天沒看清問題 ! 問題點 就像 addn 所說的 :
" j* _! [- P" ?6 k1 y3 X; R! m- G現實中沒有(至少我不知道)雙 clock 驅動的 Register !
! y/ U; G$ u. j8 J因此前一段程式是可以模擬 , 卻無法合成的 !
7 h/ x& \  Y5 f% r  ^4 a1 N9 x
可改成如下 :

process(PCclr, PCclk)
begin
( V# n' m* I7 Q   if PCclr='1' then  tmp_PC <= "0000000000000000";
$ }2 p. P" |' @. D   elsif rising_edge(PCclk) then
$ @( W" X7 ?2 p      if (PCld = '1') then
              tmp_PC <= PCin;
2 I  D$ N; L- N5 }5 e      elsif (PCinc = '1') then
              tmp_PC <= tmp_PC + 1;
: o; j8 T  E$ z! P* S6 m     end if;
+ b+ b0 q$ [. c- J6 O1 j   end if;
end process;
$ @6 \, [  t9 f( T
但此處  PCINC 相當於只要 = '1' 就會作用 , 如何改成每次變動作用一次
! 就讓你試看看了 ! (PCINC 可能不只一個 clock 寬)