|
2#
樓主 |
發表於 2007-8-4 11:34:21
|
只看該作者
研發SoC 核心CPU技術該挑軟?選硬?(下)
研發SoC 核心CPU技術該挑軟?選硬?(下)5 O& v4 j( X% W
如何評估、選擇IP產品及供應商
4 j* d+ \* ~) N7 f! V1 C( u8 g4 V" ^+ t
評估IP廠商提供的附加材料
1 M+ e) H# m3 ?0 @) |
6 m" p5 ?8 x1 Q' l4 L4 d 高競爭力的IP軟核不僅只是一套Verilog或VHDL程式碼。同樣的,完善的硬核也不僅只是一套電路配線資料庫。現今的IP核心包含一整套的技術文件及技術支援副物,讓SoC研發團隊能將IP核心整合至設計方案中。這些附加材料就是要儘可能簡化IP整合至各個研發流程的作業。
/ f6 P3 ^0 ^+ Y6 k
: r* P/ w2 n5 I3 j$ N' R) u' u' j ■技術文件5 n8 Y7 ]" O9 g6 _9 C6 H5 K7 T
' s! H. w/ ]1 T- ^# X$ V3 t7 S, L; G 明確的技術文件是大多數技術產品必要的先決條件。然而,各種人士對於IP核心文件的需求差異相當大,且需要的文件數量也相當多,讓業者在提供IP核心文件時面臨極大的挑戰。
0 i" W3 o& d, Y; w0 e, ]# g: J M2 S7 x4 J
每種研發作業都有不同的文件需求。例如,軟體研發人員需要瞭解硬體的撰寫特性,但可能不必瞭解硬體如何建置。因此,妥善整合的文件讓軟體研發業者能輕易找到所需的資訊,而不必逐一閱讀本身不需要的資料。
P, S- L% r# f7 |' O$ V |. M8 @: V: I; h
最後,若SoC團隊須為其SoC撰寫技術文件,則可能需重複使用到部份的IP核心文件,IP供應商應提供可編輯的文件原始檔案,並授與客戶節錄核心文件的權限。
0 V! ]# r& j+ m! n
4 G: I7 W9 A6 r3 O8 I# C ■介面檢查器
( G5 b+ m: ?2 U# k/ Y9 ]0 W- h9 K' a# \2 ]5 I- n
SoC團隊需做邏輯設計來與各種IP核心的訊號與通訊協定建立介面,為判斷設計是否正確,IP供應商可提供介面檢查模組,檢驗所有介面訊號與通訊協定是否正常運作。其流程可能僅是單純的確認靜態訊號沒有被改變,或是複雜到檢驗多重週期的匯流排通訊協定是否正常運作。/ x' q) Z, Z. A2 i* Z a
# n+ y b. [2 q3 I6 I 由自動檢驗特定種類介面的運作是否正確,這些檢查器能大幅節省SoC設計所耗的人力與時間。若發生錯誤的運轉動作時,檢查器應指出錯誤狀況,讓SoC設計師能輕易找到有問題的邏輯並排除故障狀況。" T& O/ L3 P4 X' U/ B1 B+ j
# [2 e$ Y! o; r0 H0 `0 l, L
介面檢查器並不存在於實際的硬體中,可是必須在SoC研發環境中正確運作,也必須能輕易整合至功能模擬的流程中。8 N9 d- A) I3 {. v7 ~2 T% d
7 C& Y$ O! ]2 `3 s3 M; C: { ■介面規範的列表(Protocol Tabulators)
! K _% Q; c' v5 U. T8 k Z7 f2 D0 T: o" z
IP供應商可提供協助簡化介面檢驗的另一類資源就是protocol tabulator。這種模組能監視介面交易以及監看各種特殊運轉狀況。protocol tabulator能記錄所有交易類型,並回報尚未遭遇的特殊運轉狀況。IP供應商須提供一份各類特殊運轉狀況清單,以達成介面完整檢驗。; w$ G) {. X$ a
' M3 L2 q2 p$ ], B5 ?+ E
在研發階段,protocol tabulator能協助SoC團隊判斷那些特殊運轉狀況尚未進行檢驗。當研發完成後,它亦能讓SoC團隊確認已執行所有必要的特殊運轉狀況。由於IP供應商最能掌握核心介面的技術,故其特殊運轉狀況的清單會遠比SoC團隊自行擬定的還要詳盡。5 t8 }# z9 Y- C. p) \0 Q3 w1 A, v c
u0 V" t4 h' u Q- Q$ e
■RAM檢查器6 [: d) t; C2 }( q6 z1 m W, p
6 r! q9 P( J% S% d+ X 若SoC團隊須編譯與整合IP核心中的RAM記憶體,過程中可能會造成某些錯誤(bug)。要找出深層嵌入的RAM所衍生的錯誤,對SoC團隊而言極為困難,因為這些問題通常需要涉及內部核心模組的訊號追蹤,而RAM檢查器就能大幅減輕此類除錯的負擔。透過迅速偵測RAM模組介面上的錯誤,SoC團隊能避免進入IP核心的內部進行除錯,並快速解決RAM內部的問題(SoC團隊應當擁有正確無誤的運作模式可供使用,以避免針對整個IP核心進行除錯。)
# P2 `0 X& J7 {" h6 L; I
& H" @' @1 B6 z6 A! c* g ■高速模擬的模型
$ e9 f0 W$ q" x, {0 U2 T6 J0 }5 W0 n" B) m8 g6 ~
對於SoC研發業者而言,運用大型IP核心中的RTL模擬整套SoC,其速度可能相當緩慢。若IP供應商能提供一套核心的快速功能模組,且能精準模擬運作時脈,則用戶將可享受更快的模擬速度、更快的除錯作業、以及使用較少份的模擬方案授權。即使是時脈不精準的模組,亦足以協助業者進行大多數的SoC研發與除錯工作。只要模組能在最後一回達到精準的時脈,快速功能模擬模組就有助於研發工作的推展。
% O$ _8 }3 X' V8 v# |) `+ @0 M, e4 `' t; z" w/ X
■EDA工具支援
8 K: L/ |+ x8 b- S" T- I( _* A# W4 H# c
另一項評斷核心品質優劣的標準就是EDA支援工具的廣度。由於不同研發團隊需要運用不同的工具,現今各種高階核心通常會支援各種不同的EDA工具。, ]* K* _$ Y3 d# w
6 V7 e+ Z \0 p; u6 A0 @
舉例來說,即使IP核心是使用Verilog語言來設計,對於使用VHDL語言及EDA工具與技術的顧客而言,他們需要支援VHDL的方案。若核心僅提供Verilog的支援,則SoC團隊須進行繁瑣且容易出錯的轉譯過程才能使用該套核心。
/ v; L( I+ c5 ?) |1 w# k
6 y4 n u( A2 l* K; _ 此外,IP供應商應提供不同格式的支援。不同的EDA工具可能有不同的建置規格。在上面的範例中,IP供應商不僅應為Verilog方案顧客提供Verilog RTL文件,且此文件須是針對顧客用的Verilog模擬器。否則,因模擬器的執行狀況可能與IP供應商自己測試時有所差異,顧客可能須針對Verilog模擬器衍生的問題進行除錯。
' e+ l* g s. c! H8 @. {: w! b( K' P2 u" a( M; X
這種觀念幾乎可應用在所有的IP。對於硬核而言,這種觀念亦適用於建置階段。硬核提供的格式亦須是SoC團隊後端工具所能接受的格式。IP供應商須針對使用到的後端工具提供支援。
( v# x' l% I, F: H1 N$ S
1 K1 c+ l3 p) P: v ■EDA Scripts指令檔範例) q! t6 v" s4 B- X+ D6 ` M
. w% x# y1 u, Z9 q/ o k% d
為協助顧客立即開始啟動各種研發作業,IP供應商應針對所支援的EDA工具提供範例指令檔(script)。IP供應商可透過這種途徑讓SoC團隊有效率地運用IP核心進行研發。指令檔可以僅是makefiles的格式,然後編譯成功能模擬器。也可以是一套複雜的指令檔,用來自動執行各種功能的重新驗證。不論是那個種類,範例指令檔幾乎永遠都是SoC研發業者最有用的工具。( L! ^9 x/ o& M/ X
1 Z$ N- V, }. u' F! @: M
對於軟核而言,合成指令範例幾乎是必要的。它們至少應包含置於最頂層的限制宣告、不符條件的false-paths、以及multi-cycle paths。可能的話,範例亦應包含種業界標準的合成技術。當然,範例指令檔若愈簡化,SoC研發業者就愈容易瞭解、修改、以及整合至其合成步驟中。2 F2 {$ m4 }- @0 n" ~1 S+ o f& m
: s, D2 w- P+ F: c) M% k ■功能核心檢驗
3 ?# V8 v. i) G9 A6 ?' F
; U4 R, V3 T7 U. d1 Y0 H# m) F 雖然SoC研發業者不會變更IP軟核中的RTL設計內容,然而在正常的晶片開發流程中的確會變更部份的功能。變更設計功能的例子包括插入掃瞄鏈(scan-chain)、時脈緩衝、以及RAM BIST。SoC團隊須能檢驗這些變更沒有影響核心的正常運作。8 o$ e R7 B( f6 N
6 Q( L8 K K0 s5 W+ n: N 欲驗證新設計變更沒有影響到原來的設計,其中一種方法就是IP供應商提供一個能用來驗證核心是否正常運作的環境與測試方案。不幸的是,對於許多核心而言,完整的測試方案本身過於龐大,不適合作為IP核心的附加方案。因此,大多數IP供應商選擇提供部份的檢驗方案,能用來檢驗核心是否正常運作。大多數的情況下,這類子集合方案已足以用來偵測在變更後所可能衍生的任何錯誤。" K4 y7 A; p) T4 Y+ u% Q
3 g- a9 P3 w: r3 T 然而,用正規驗證工具(formal verification tool)在確保運作正常的檢驗流程會更加完整。此種工具用數學方法來證明新的設計方案與原有的核心功能相同。支援正規驗證工具讓SoC團隊不須重新執行上述的邏輯閘層級檢驗作業。
# y3 ?% v1 e; B: ~1 ~
) x: m+ \8 r1 @+ D1 { ■軟體協同開發的工具
8 o8 G- P5 ^: V9 C [$ H5 V1 e. \2 s. a$ v+ ]
針對新系統的軟體開發標準流程是先製造硬體樣本,然後再開發軟體於此一硬體上執行。在許多狀況下,這種流程會延長產品上市時程,因此軟體研發通常與硬體研發同時進行。! H8 W( n+ k$ B" A( ~
, M4 ]5 p' z/ ?
研發軟體比開發硬體更需要快速的系統模擬機制。因此,IP供應商須提供極快速的IP核心功能模型。這種模型方案能提供充裕的效能以滿足低階軔體的研發需求。: G, s- R7 J6 ~% u
2 V) W" Q9 o* N7 ~5 v1 c& t 面對更快的模擬速度需求,業者有時會運用硬體邏輯模擬器,其執行速度超過純軟體模擬系統(雖然它們的速度仍比真正的硬體慢2到3級)。但眾所皆知,這些硬體模擬器很難使用,且需要進行特殊的合成。對於計畫同步研發硬體與軟體的SoC團隊而言,這方面的技術支援是IP核心的一項必備條件。
; t8 q7 v9 t# x: u) U7 A: q+ U* C4 x7 P1 ~/ t
如何評鑑IP供應商, f, C* v+ }4 L
6 {1 [, E' y0 o# i9 r2 q
市場上有許多供應IP核心的廠商。有些是剛成立的小型設計公司,有些是歷史悠久的大型公司,將IP核心視為另一種為顧客提供設計方案的新模式。不幸的是,公司的規模並不是IP核心品質的指標。SoC研發業者應瞭解供應商對IP核心產品的投入程度。
' V$ d4 j8 U7 w
- c6 {5 Y" k0 C$ e! I ■是否設計成能夠重複使用?4 Q! Q+ w" d }' ^
7 f! j. R& f! x. r+ O5 M
例如,本身不是專門開發IP方案的供應商,其IP核心產品可能只是將原有的設計方案重新包裝而成。全心投入開發高品質核心的廠商,在從頭開始研發時就會考量重複使用的能力。本節將詳細介紹能重複使用的設計方案具有那些特徵。
; ?, j# Y% q5 N! C7 w9 \, T
/ l* l3 A% o% ~( m* u- y8 S; A 首先需特別留意那些原始程式碼是否原本用於完全客製化的硬核,這些設計方案最初並未納入合成的考量,故比原本設計用來能夠合成的方案遜色。在開發硬核時,可根據已知的建置型態進行最佳化設計。然而,在軟核部份因尚未建置,故可能不適合採取這種方法,因為如此可能造成無法運作或次佳的建置。+ t1 `8 E/ c7 @0 }8 m
* h$ b9 D! `/ X0 i; L! T
另一項軟核的重點就是各種被登錄(registered)的介面訊號,透過將I/O存入暫存器,SoC團隊就不必擔心IP核心內部邏輯的時序限制。此外,這種作法能輕易的預測時序,並讓SoC研發業者獲得完善的時序限制環境。以上所有效益都讓SoC的研發更為容易。
5 @4 s; x' i' [2 U/ T" G" Q
$ U% n+ v' z, q# r: h 一套從頭開始研發且設計成能重複使用的軟核,本身擁有更多可設定的選項,且在建置上有更高的彈性。這類方案亦有考量須支援多重研發環境。一個設計方案若在設計時沒有納入重複使用的考量因素,就可能較缺乏功能與建置上的彈性。
8 S: u0 c, T' M
3 V2 @* [" Z& E7 e K ■完整系列產品1 I0 |( M1 Z" F' u" @$ @6 h8 [
8 C. w: C5 g7 l6 ~6 a 理想IP供應商的另一項特徵就是完整的IP核心系列方案。若您選擇軟核,請確認該公司是否提供完整的軟核方案,以支援未來產品的改良需求。若您選擇硬核,須應確認廠商是否支援所有您正使用的製程技術。
1 x/ e& e8 _' ~& B. J
( E8 f9 O) Q' f' z* j 此外,您應確認IP供應商對於未來IP核心有明確的研發方向。廠商是否計畫擴充其軟核方案?廠商對於硬核移植至新世代的製程有何規畫?
7 k) O' R1 d5 w: Q* ~
& |7 E/ {# w/ X K0 s ■維護與支援8 I+ s% k* f% a8 ^. y
% J4 [& m6 _3 t2 p
IP核心亦須注重產品維護與支援的品質。尤其須注意沒有提供專屬支援服務的新公司。即使是歷史較久的企業,亦須投入專屬的資源來支援維護IP核心的機構。以下是檢驗項目的清單:4 Q8 x2 l9 i {2 x* P
# }5 _% T# @! P s; f# M* o# _
◆廠商是否有明文記載的說明,指引顧客如何獲得專人答覆所面臨的問題
o7 G; a0 ]7 F6 j2 w8 n! N/ p/ K4 O _$ ]( F; P
◆SoC團隊技術支援的收費模式?(您是否有無法獲得支援的危機?)
+ i5 \: S7 Y8 g8 j% [, b
, E4 C# p6 x) P9 {1 o ◆廠商是否坦承透露其設計方案中的錯誤(bug)
3 l9 Z) B/ ~" }, X4 g/ Z2 `2 Z, _: z' [& c8 m
◆廠商發佈新修正方案的頻率& u* q9 X6 i( s. k* r2 h
* V8 t) ~$ e% S* A) s/ i0 d ◆IP供應商是否會發表維護版本方案,針對IP核心或其支援方案增加新的功能(例如像支援更多的EDA工具)?
' s' _6 D3 V, j P5 q( H# e
/ ^5 e4 P4 `4 R" F- d$ l! ?* k! ] ◆當提出支援要求時,廠商會如何回應
# q9 d5 z" w* {% w1 h3 _7 q2 {, X7 F0 j
◆支援是否過於遲緩,問題是否會因而愈來愈嚴重2 X, ~3 v8 V: x0 J
( e6 a% ]# Z4 g- L
◆第一線的支援人員是否有充份的專業知識6 Q! f) j0 |3 a& F, a
: p" ?3 M1 |# F 在許多案例中,支援的品質並未被列為IP核心的採購決策依據。然而,當設計團隊急需協助時,不完善的支援就會成為嚴重的問題。最高品質的支援是專案成功的必要因素。3 x" y, `: r+ d+ B. _/ p
+ X0 A- O0 B J5 B" I7 M 結論
3 M! G/ V. F& J( c6 m! E/ e2 m$ }$ A1 o9 J
IP核心設計是一個全新的領域。許多廠商積極搶攻這個迅速成長的市場。SoC設計業者須小心評估設計方案以及IP供應商,避免落入任何新技術經常遭遇到的陷阱。. T( s. T" h; z: t+ Z
0 J7 i: }5 s0 F' {6 G
對於少數正好能符合硬核設計目標的設計而言,運用最佳化的硬核是不錯的選擇。但對於大多數的設計而言,具有高彈性的軟核會是最佳的選擇。& c& B! ?" n5 H# y, o, T, \
R" B s- w& k! ^
◆應用最佳化
. v: a V! M% q
( M1 G I2 }1 r6 I( T/ { M; }$ v2 f ◆自行調整編譯時間
; `: P9 z$ D7 d3 B, R8 Q
$ o" L H! K$ F ◆技術的獨立性* z$ {7 Y( C, w
6 |. O/ j+ ~% K! O, | ◆能輕易整合至SoC環境6 _* V" [6 J+ Y. N8 O. o3 F9 ?) j
8 Z+ E2 {, c# h 技術文件與技術支援不足的IP核心,亦很難整合至SoC的開發流程中。因此,業者須注意評估IP核心的技術文件與技術支援,確認是否有支援所需的EDA工具以及所有SoC的研發流程。1 n1 g: S8 w# e' E* t5 \
3 y8 q- e/ `1 H3 n+ }$ r 選擇IP供應商與選擇IP核心一樣重要。專注於開發IP核心是IP供應商的必要條件。此外,SoC團隊須確認未來IP供應商是否能為其產品提供支援以及繼續推出新產品。
& C: d ~2 { _9 V8 G+ S1 {6 E. w2 b& p/ m1 e; c+ S
現今的SoC研發業者面臨許多挑戰。運用知名廠商提供的高品質IP核心,讓客戶能輕易克服這些挑戰。, d s; u1 A% p# G! p7 M+ |; C+ b
4 a0 H/ U8 L# D: q9 h
(本文由MIPS Technologies, Inc.提供)資料來源 : digitimes |
|