clock source問題

matchbox32

一般FPGA的發展系統中，通常所使用的clock source都為
. M% X- F, k! M. o; ^6 D3 o! Q& vGlobal clock，以往我的經驗中也都是以這個source為主，
但最近因為某些原因我需要使用到Delay-matched clock這
2 p. B. y5 _; `' d& F" X個clock source，但接上這個clock後，我的design就變的怪
怪的(slave部份沒問題，master部份有問題，再存取memory
時，時序不太對)，請問有那位大大對Delay-matched clock
" o8 e# Q2 k0 T, S有研究的嗎？能否指點一下小弟=="

tommywgt

如果我沒猜錯的話, 這個delay matched clock是給你用來回饋系統delay用的那個信號, 在DLL跟PLL內都有這個信號, 這個信號好好便用的話可以讓設計更穩定且高速, 但是重要的是你要拉到正確的迴授點.
7 |6 F# c4 T) ~, v) g" R% E
: Q+ D. Y9 V4 @' i; R" B如果回答方向錯的話, 就只好請你把問題再說清楚點囉