|
5#
樓主 |
發表於 2007-5-2 13:16:50
|
只看該作者
感謝大大回應我的問題- n5 P0 v \/ }- r
% s! N% g7 {1 rxc2v6000確實是 Core Module 和 Logic Module 分開的,而jumper確實也有調整了
& C8 z# h X& c! {3 f0 p3 E3 G e( `6 l7 y
所以說依照大大所說,ㄧ開始我有一個.v檔,經過一連串的compiler,synthesis,implementation之後所產生的bit檔...並不能夠直接燒錄到FPGA中?還要再另外多做一個動作(寫.brd檔)才能完成燒錄,是這樣子嗎?
3 W' S) a3 J3 Q# D! {' j+ z$ S
& W- M1 k. z3 L' p6 k( V還有一個問題就是說,還是我ㄧ開始板子設定就錯誤xc2v6000<---沒看到這個型號
D; s2 P0 g5 }0 h# ^, y' }; B1 A3 ]* a% B7 n
所以我選 family: virtex2p2 H" s9 ^9 s7 U( ~7 W5 a
device: xc2vp4
' a4 x# ]- k9 w' q1 u7 \2 y package: fg672<----這個不知道幹麻的..亂選
+ b" D; `0 s5 u6 p- `# n
7 H, |. s# \6 R1 i6 I. } B還是我其實一開始就設錯了,所以造成一連串的錯誤) [ ^2 L: o" d& N1 I; C) F+ n
8 s9 N1 \6 f/ T" z' [' G7 `
希望大大能夠幫我解決問題..感謝感謝5 J% x8 l2 O$ M& ]! I
+ w5 F$ W2 U9 v1 c8 h本人現在還是在學學生,所問的問題皆是上課同學接下來的LAB,所以懇請各位大大幫忙 |
|