Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 8608|回復: 4
打印 上一主題 下一主題

[問題求助] NCVerilog + Debussy 使用方法

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-3-2 19:41:35 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
想問一下 NCVerilog + Debussy 有沒有相關的資料能提供參考?. c- E6 V2 a" d3 c- b8 m
* P2 O+ Q: W0 z! X% z2 r6 S
最近工作環境從 Quartus II 轉移至 workstation上% |% Q! d) M0 F' V8 F
還在摸所Linux的環境中(有用過只是不熟悉而已)
! A3 i: n; P$ `. X+ ~' v8 y. j) z- ?4 p& L我能在workstation下編寫程式 跟compiler1 F- i9 o- P0 H: Z# G" T- `
可是該如何做simulation?+ i+ V3 E9 \/ V+ [. |+ u4 N7 J

) U. Y7 W; e+ }, K1 l# V我設計一簡單全加器及testbench  兩者都已編譯好  * q. y' J! ]0 Z! W
要怎麼simulation卻不知道 ...0 U& D- Q0 z# U$ h
至於Debussy看波形是大概知道怎麼使用
$ C$ L9 |' {" P: s2 d; e有搭配exceed在 x window下觀看, i  N4 }0 T5 [/ e  @+ b% d8 Y4 G) `

% f, ?8 S8 s+ P" p, [) I7 t另外一個問題是若要做一個patten可以反覆的餵data 這樣子主要的流程是什麼呢?! K6 Q( g3 T+ j$ c4 |) E$ D! n
據我知道的是先自己做好一些task不過要怎麼讓它能反覆測試呢?
) `" F: n" d3 h, k2 s. ?/ A9 B$ R) |
希望瞭解的大大能幫我解說一下
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2007-3-2 20:10:48 | 只看該作者
之前也用過這二個東東, 不過好久沒用了, 我建議去找CIC的上課講義來看會不會好一些呢?
* h& i  s; {/ w* U9 ?% S3 z
. |. o8 a0 O* L; W$ R那個test pattern只要寫一個clk再拿這個clk去驅動一個always block就好了, 重點是在這個always block內你要持續給資料

評分

參與人數 1 +3 收起 理由
greatsky + 3 感謝啦!版大很熱心的幫助有問題的初心者

查看全部評分

3#
 樓主| 發表於 2007-3-5 10:26:04 | 只看該作者
後來我自己是有找到一個 Debussy 的相關教學' a' C1 U1 w3 F
在文章最後也有附上幾個連結,應該對於想瞭解人有一些幫助
4 Z" h6 n8 v' z% E- O: T9 I有興趣及有需要的人可以參考看看
* I' t& Y7 K3 T  L# Q1 Qhttp://home.educities.edu.tw/oldfriend/page55.htm#2.

評分

參與人數 1Chipcoin +3 收起 理由
tommywgt + 3 有發問有感謝有分享

查看全部評分

4#
發表於 2007-3-5 23:50:55 | 只看該作者
怎麼simulation?2 S; x, }* h) J  H
我通常都是下這樣的指令  ]" F+ j  a# _4 ~
ncverilog -f verilog.f +access+r +......之類的, @% T5 Z5 r+ H- K# u
其中-f verilog.f
) J7 X2 n1 u- ^8 k1 N) e5 W2 g是可以在.f檔中加入自已要compiler的檔 EX: top.v core.v mod1.v mod2.v...
7 ^: R, t' k$ z% Y, i( l5 W8 N+access +r 是對文件的存取權/ _4 s4 _- ?3 _+ g0 q6 ^) a
而......的話
) O  Q! q1 W1 G6 Q也可以針對你在bench中的描述而下 EX: +rd_mode +wr_mode ....
4 w5 t& J3 _4 G( ?, |. f" b6 r/ k5 y. l! A& ]9 F
當然也可以這樣下
$ E6 c3 j# v3 e) Mncverilog top.v core.v mod1.v mod2.v +access+r +rd_mode  n8 r! l8 s% K5 `! s

# y) E% \0 n& w  L不過別忘了若需要用debussy來看waveform
) G0 N) G$ _" ]/ ]* ^0 a1 r需要加dump的指令喲+ q6 v2 u' d  e! ~1 `- x! |
這個就給你一個作業~~上網查吧~~~- W* k) x0 i' z4 M+ y

( u: W3 x. v0 W[ 本帖最後由 sakho 於 2007-3-5 11:52 PM 編輯 ]

評分

參與人數 1Chipcoin +2 收起 理由
tommywgt + 2 感謝啦!

查看全部評分

5#
發表於 2007-4-20 08:53:55 | 只看該作者
这个东西也困扰我很久了噢.
6 N" V8 ?; E% c- I% A$ D看ncverilog的英文文挡,都要晕了.
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-28 07:46 PM , Processed in 0.157009 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表