產學交流：MSR聯盟碩士論文觀摩

chip123

有會員會參與此次論文發表麼？其中有哪些技術面與市場面較有看頭呢？
9 b5 k' c# u7 a0 H5 C9 R8 r! A
" Z9 [) j7 ], G- F9 J; d本活動之發表內容為Mixed-Signal及RFIC之碩士論文最新研究成果。報告者當天除了發表其論文外尚須回答問題。 敬邀學術界師生以及產業界先進參加，以促進相互觀摩與產學互動。

時間：95/ 9/ 9 星期六
+ a- V- ^7 `! R地點：交通大學光復校區電子與資訊研究大樓第四會議室
議程：
! x1 g! |9 J) i/ m3 f7 k" Z1 Q5 I8 L09:00~09:10 開幕
09:10~09:35 A 4-PAM adaptive analog equalizer for backplane interconnections by 陳坵鋌 同學
) Z# r. W9 J9 d; ~% }8 _# E09:35~10:00 A 62.5-625MHz Anti-reset All-Digital Delay-Locked Loop by 陳柏均 同學
10:00~10:25 An All-Digital Fast-Locking Programmable DLL-Based Clock Generator by 梁鵑伉 同學
10:25~10:45 coffee break
2 |7 O" A: h6 f1 h  I  y10:45~11:10 Design and Analysis of High-performance Oscillators using an Integrated Transformer-
                     Based Tunable Inductor Technique by 蔡孟庭 同學
11:10~11:35 Design of Wide-Tuning-Range Millimeter-wave CMOS VCO with a
                     Standing-Wave Architecture by 簡俊超 同學
11:35~12:00 A 0.625~3.125Gbps Wide-Range Burst-Mode Clock and Data Recovery by 徐國慶 同學
12:00~13:00 午餐
13:00~13:25 Hysteresis-Current-Controlled Buck/ Buck-Boost Converter Using
  `4 F$ M. S$ b1 x/ \5 Y$ k                     Active Current Sensing Circuit by 陳志強 同學
13:25~13:50 A Novel Tree-Type 10Gbps Serializer by 陳冠宇 同學
13:50~14:15 All Digital PLL Using Single-Edge-Trigger DCO by 劉仁傑 同學
! F6 H4 P! i8 r5 O  D5 j- ~; m9 a14:15~14:40 A 50% Duty-Cycle Correction Circuit with a Frequency-Domain
                    Duty-Cycle Measurement Technique in 0.35-um CMOS by 紀昭慶 同學
) ~$ I5 M2 r3 p. H- |# w14:40~15:00 coffee break
15:00~15:30 瑞昱半導體李朝政副總 : New topics in analog design flow
- n" T0 U8 W, A3 ^: L# p15:30~16:00 聯發科技汪炳穎 : 未定

報名事宜：
% k! d: U4 L# W主辦單位 : 混合訊號與射頻電路(MSR)聯盟，IEEE Solid-State Circuits Society Taipei Chapter
) B6 p2 Q! Y4 l6 f" y參加對象：學術界師生以及產業界所有興趣人士。
報名日期：即日起至95年9月6日
報名方式：一律上網報名　
3 w' p: G7 R. g4 r5 I報名網址：https://spectre.ee.nthu.edu.tw/regfinal.php
" R4 T; H( h$ Y, ]% Z免報名費並含午餐(請於9:45前完成報到，方保留您的午餐)