|
我覺得是你refence的clock沒有跟除頻器的clock在相距很近的時間輸入pfd
* R5 p' D, j3 u- [9 }( d7 ]或者是你的pfd沒有在這兩個訊號為0(for rising edge) 或1(for falling edge)時被
/ p3 Z' L' n; u7 \啟動% q0 p7 Q( S4 x( `+ y9 H! V
因為上述發生的情況造成cp的誤充電才會有一直衝衝衝到1.8,反正pfd能反應1 O# A* n9 Q8 m
出輸入兩個訊號的快慢、相位差。自然鎖得回來。
2 z( q$ u1 U A: M5 u1 c+ l, F* ?# @1 ^7 H8 s( u# h
我是認為啦…看transient的ringing應該要等pll鎖定後突然改變除頻數或者是輸; ^: m1 X" M" K, X$ ^
入的頻率。得到的transient的locking time
7 B4 z- _% f9 _0 m畢竟有人量測會看這開始一瞬間的transient嗎? i K' K- }' v# R
模擬的時候你可以微調reference clock的delay 與 除頻器輸出訊號的邊緣稍稍對6 G2 [ {# o' `, J G. D, m% K& ]
齊~
' g1 [* A9 |7 w g' s* }不知道我這樣說,大家認為可不可以? |
|