有關DNW中的NMOS問題

bluecolin

各位大大您好

小弟最近在密集的進行碩論layout的工作  使用的製程為tsmc018 RF mixed signal
而在設計電路時  之前為了降低body effect  有將數顆nmos的body與source接在一起
9 c4 G! N& c- E2 H9 G. v" s
; ?0 _) |: v& m9 U7 e/ D在layout的時候  就使用了nwell包著DNW 中間留下RW(在DNW中的pwell)  然後在RW中畫nmos這樣的方式來完成
! E6 N" w( h& Q- ZDRC沒有問題  但是LVS時  就出現了這幾顆mos 的錯誤  錯誤名稱是 "bad component subtype"
3 O+ V7 ?% g" \! \' s; V) c6 p意義應該是我的nmos畫在不正確的圖層上
+ r. S9 q2 l4 n) y' S  j7 m
請問各位大大有沒有人畫過nmos的body接source的設計?  或是有用過DNW畫nmos知道該如何解決上述問題??
' K! y( N3 o$ U- M不知道解決的方式  是要修改HSPICE上的model  還是要在layout上面多加圖層或是作如何的變更?

希望各位大大可以不吝賜教  並在此預祝各位新年快樂  在新的一年萬事如意!!!
. @& g$ D% e5 y5 U2 [5 ]; ~
[ 本帖最後由 bluecolin 於 2008-12-31 04:44 PM 編輯 ]

alab307

在DNW中的NMOS是不是名稱不一樣呢?
. i) O( R; M% i8 F5 XModel應該也不一樣吧!

caesarxl

还是普通的nmos，只是衬底与被隔开了，这样才能接非地的电位。
0 I' u, H; O! S$ Z; Z不过有也有可能人为的把它分成2种device。
# F0 k' z6 G% ]; [6 t不是lvs command file错就是netlist错。楼主可以仔细查询一下，看看报告中是怎样写的，到底版图抽取出来叫什么名字，netlist中又叫什么名字。
1 G9 E9 p- l) ~# B不过tsmc设计文件等等应该很成熟，所以应该有正确的解决方案，建议楼主还是去咨询一下，这样最快最准确。