設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › LDO振蕩
返回列表 發新帖
查看: 5733|回復: 8
打印 上一主題 下一主題

[問題求助] LDO振蕩

[複製鏈接]
跳轉到指定樓層
1#
發表於 2011-7-1 15:36:14 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
請問，設計了兩個LDO，LDO1的輸出接到LDO2的電源，然後LDO2接片外1uF電容輸出。仿真的時候發現電路出現振蕩，不知道是怎么回事的？3 n- O  u) b- c: o

( A$ k9 z& m1 U- _8 D. U

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

yeutay
2#
發表於 2011-7-2 00:27:16 | 只看該作者
LDO1的輸出也已經振蕩了。
回復 支持 反對

使用道具 舉報

3#
 樓主| 發表於 2011-7-4 13:42:08 | 只看該作者
是呀。LDO1有一个高频振荡。
回復 支持 反對

使用道具 舉報

sjhor
4#
發表於 2011-7-8 16:08:24 | 只看該作者
若是IC設計，不建議這種兩階式的LDO，因為困難度高。
4 v9 I* O0 ?+ I! a. ?: A5 Y$ m且沒有什麼好處。7 V2 B% q6 |9 V( b& Z

% o' y2 W" I9 u' h( ]: f9 B! A若一定必須如此，你就需要看每一級的LDO的phase & gain margin.  都必須是在穩定的狀態下。最好Phase margin都要有60度。同時也要simulation這兩極LDO串在一起的時候的Phase & gain margin.
3 l5 i6 T# z' ^' l5 ?
# R0 w% c8 R. t! c  V$ A6 E. [PSRR部分也必須take care
回復 支持 反對

使用道具 舉報

5#
 樓主| 發表於 2011-7-22 15:31:26 | 只看該作者
谢谢9 }# o6 f; M# t( L

1 t2 F% t( h- {* U难度确实加大了很多
回復 支持 反對

使用道具 舉報

6#
發表於 2011-9-14 12:06:46 | 只看該作者
深有体会，本人现在设计的就是这种结构的，输入时超高压，输出5v，没办法啊，只有这样的结构合适。难度挺大
回復 支持 反對

使用道具 舉報

qy79
7#
發表於 2011-9-23 09:43:16 | 只看該作者
很难做啊!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
回復 支持 反對

使用道具 舉報

flywb
8#
發表於 2011-10-5 11:35:09 | 只看該作者
感觉第一级LDO的相位裕度不好保证吧，输出无大电容
回復 支持 反對

使用道具 舉報

9#
發表於 2011-10-12 18:57:49 | 只看該作者
模擬時候要看迴路増益 確定LOOP GAIN 是OK的
7 |% t6 M6 ]$ q9 j: p, D, o: {/ ^% K2 F5 W0 D) m( l2 ?/ r- }
然後還要掛上第二級的阻抗 因為輸出及的POLE會嚴重影響你的PM 所以一定要確定重載跟輕載都可以穩定
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-9-28 04:22 AM , Processed in 0.181011 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表