設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › verilog 想做一個timer
返回列表 發新帖
查看: 9139|回復: 1
打印 上一主題 下一主題

[問題求助] verilog 想做一個timer

[複製鏈接]
tescoq
跳轉到指定樓層
1#
發表於 2008-11-2 14:27:23 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
如果我做一個carpark timer, 每3秒就$1, 之後每8秒$1
5 y, W# K/ P0 \4 l# [using verilog# T8 u9 H9 r9 P1 ^% G" m& R# {- h
請問可以點寫?, X: V0 f( z- G* d! X
9 i) s9 z, q, _7 `. W& o0 O% K
[ 本帖最後由 tescoq 於 2008-11-2 02:40 PM 編輯 ]
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2008-12-1 10:48:03 | 只看該作者
if you have the passion ....6 H/ r4 n% L% `; m6 L1 C! E
let's ok
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-24 01:05 PM , Processed in 0.153009 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表