请问：TSMC工艺下画版图遇到的问题？

lily3637

1画版图的时候出现这个的错误提示，如何解决？
7 y7 c* \9 ]5 w, g+ PLAT.3P { @ N-well pickup OD to PMOS space > 30um
9 k5 y3 ^/ a7 J: E  NWELi_US = SIZE NWELi BY - 0.085 // 0.12/1.415 = 0.085
5 b$ G7 M" J+ _9 H: B  // 30/1.415 = 21.201, (0.6 + 2 * 0.085)/1.415 = 0.544
. Z1 _7 M; ^$ l2 q4 D* A  NTAP_OS = SIZE NTAP BY 21.201 INSIDE OF NWELi_US STEP 0.544 TRUNCATE 0.544
  PASD_FAR = PASD NOT NTAP_OS
  PASD_FAR_FILTER = SIZE PASD_FAR BY 30
  NTAP_NEAR = NTAP INTERACT PASD_FAR_FILTER
/ L6 H# h/ ~% V" \  T' }8 _  // doing an more accurate sizing
  NTAP_NEAR_OS = SIZE NTAP_NEAR BY 0.10
% c7 c# T+ Q# \7 a  NTAP_90_CORNER = INT NTAP_NEAR_OS < 0.06 ABUT==90 INTERSECTING ONLY REGION
  NTAP_OCT = NTAP_NEAR_OS NOT NTAP_90_CORNER
- n& e% l7 u1 P) Z( N8 d4 S- p  NTAP_135_CORNER = INT NTAP_OCT < 0.04 ABUT>134<136 INTERSECTING ONLY REGION
  NTAP_HEX = NTAP_OCT NOT NTAP_135_CORNER
/ \5 m% Z5 n- x8 R- U, I, Z  // 30-0.10 = 29.9
  NTAP_HEX_OS = SIZE NTAP_HEX BY 29.9 INSIDE OF NWELi_US STEP 0.544 TRUNCATE 0.544
  PASD_FAR NOT NTAP_HEX_OS
}
2.PMOS衬底要接VDD，请问要怎么接？

ulf

這條是再說pick up不夠密集吧?
) A9 C7 I+ n; f' h# R因為rule規定30um之內要有一個pick up
* x# s! l9 T" X1 w5 n# v8 nPMOS的話 就是給個VDD的pick up吧?
, z% w5 S& V2 z+ H7 h6 c
應該是這樣吧? 因為我也是剛接觸的新人
. m6 Z  d1 a$ j' M- `! L9 X1 d5 I3 w# k請多指教 謝謝

怎麼接..
7 k5 i& u/ E4 N0 I# h, K: H! N就作一個N+ OD 然後從VDD接電源上去給它
這樣就是PMOS的pick up了

  k8 v2 ?- R  R[ 本帖最後由 ulf 於 2008-8-15 11:09 PM 編輯 ]

瓦片小屋

这个就是你的电源与地的衬底打的不过密集，与衬底连接的两个点相对于你报错的地方都超过了30um，所以才会报这样的错误。

o_alice

多加点subtrate，这对layout是有好处的。

linger809

这个问题指的是你的nwell pick up和pmos距离太远了，虽然pmos的衬底也是接到了vdd,但是由于距离
4 ^; ^* S  ]. I太远，衬底偏置效应就会很严重，所以报出来的结果是有LATCH UP风险，最远的pickup只能是30um,rule
! `% e! y  o5 O; e3 @/ s规定不能再比30大，>30　LATCH UP风险就会变的很大.同理nmos是一样的道理.

motofatfat

PICK UP  指 BODY 那個 PIN 轉換成 LAYOUT
& X; a" E' m- {0 L6 R6 m! tPMOS ㄉ BODY 是 NWELL    用 N+OD 連接  即 NWELL 中 ㄉ N+OD
# Q* A4 {4 x9 O3 ONMOS ㄉ BODY 是 P-SUB     用 P+OD 連接  即 P-SUB 中ㄉ P+OD

terriours

这条rule是为了防止latch-up的，意思是说你的nwell的偏执做的不够，应该在每30um的地方有这样一个nwell的偏执，只要在每30um的地方加一条nwell偏执就可以了。