Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
! d, d, Y. r8 ]找了書來看，上面都只有單端的例子 = =
現在跑fully differential感覺問題非常多 @@
; k4 H6 q: J" _0 c2 `
我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
" e7 v( m& O! b2 B& g
1.
首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號

! A/ F' A. s( Q0 P*輸入端的描述
vd 9 0 dc 0 ac 1
& e. s7 @( B* W1 ?. F. P( Devd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
: r% k; t) b( I) z

這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
2 b& c5 d: i  U! c) {不知道這樣來描述差動對的輸入端是否是正確的？

  t( a/ K  J. j
# I- F( @& ]% |: O
2 K: ~- \% v, V" f  I' c! g* `
2.求雙端輸出的gain

*讀取輸出端的描述
3 C$ B' C3 ?" n! c.print ac v(out1) v(out2) v(out1,out2)
: }, |' {( x: n3 @.probe ac v(out1) v(out2) v(out1,out2)
. q" L1 m9 s) {.print ac vdb(out1) vdb(out2) vdb(out1,out2)
# N) g8 D7 e. j) Y1 |2 b; ]" x$ v: |.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

& s) T5 A: H8 M( E我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
真是非常困惑

還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
% n9 b6 l1 E. T, `5 J! `; a(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)


' u% B* \6 J# E8 t0 r  x5 N8 d- X& l再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
這要怎麼求呢？
4 O# G( [2 ~+ A$ F0 Q" v
1 y: `# L; O, h$ ?; r
9 N+ i& k/ W5 y, `: d, ]' q! o
3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
單端的時候直接下 .tf v(out) vin
但是雙端該怎麼寫？
" K, ]  ]% Q& [9 s9 x$ s% N另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？
& e% E) D. ~# w) Q5 s
6 `6 K- Y; [, @還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
; m/ @( Z7 J/ E為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值




4.輸入共模範圍 與 輸出擺幅

) n' u, x) h8 v" P4 U7 t8 T這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
) o( `6 p  t* |5 d' N; R2 w$ m. ohspice有比較快的方法可以獲得這些資訊嗎？


+ \2 \1 x, K$ g: s
) w* m: x% s2 g
2 y$ H2 g+ Q( d; `以上問題
6 {0 P- o/ {. [9 e9 P' M請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
" l1 I/ K( s8 I; j( }mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
% z1 J1 p0 _+ r( S: L這兩種寫法有什麼差別嗎？(模擬或layout上)
如果不用下面的寫法會有什麼缺點？

* l. K9 r, c6 I. c

/ \6 d/ n; F; B+ Y# T
附上小弟寫的folded cascode(輸入為PMOS) netlist:
' h8 M$ S4 k1 h, \8 N
folded
/ Y( u( Z; S0 @+ m% a  V.global vdd vss

5 O3 l- T" g+ r& ].option acout=0

.option post=2
# @, ]# G$ ]* Q3 Z/ Y, N" a! ?.option probe
5 P7 @) H  k5 I9 X9 M
4 [: U9 k" h# w.protect
.lib ./rf018.l tt
.unprotect
8 D' _- ~9 y) a5 f; Z* v0 ?  B
mp1 1 in1   7 vdd pch l=0.35u w=30u
2 ~' A0 {2 g3 xmp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
3 j7 N8 h) |% w9 a1 rmp4 6  5  vdd vdd pch l=0.35u w=15u
mp5 out2  out2  5 vdd pch l=0.35u w=20u
# h( Q. S6 J/ k- a9 a( a8 @mp6 out1  out2  6 vdd pch l=0.35u w=20u
: u& A% U$ `5 K) {" [7 Y( Hmp7 7 b1 vdd vdd pch l=0.35u w=50u
; Y8 L& t8 k; C- {$ B  {: q6 o" I$ vmn1 out2 b2 1 vss nch l=0.35u w=5u
mn2 out1 b2 2 vss nch l=0.35u w=5u
# ^8 |9 v- s2 Z) c  ]  x+ omn3 1 b3 vss vss nch l=0.35u w=25u
mn4 2 b3 vss vss nch l=0.35u w=25u

*輸入端的描述
& o5 c2 C3 z( P! v  gvd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
# }- h5 u: ]$ b+ kevd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
vdd vdd 0 dc 3.3v
vss vss 0 dc -3.3v

vb1 b1 0 2.4
6 K$ O/ E9 x& r0 N2 }4 o0 Pvb2 b2 0 -1.2
4 J' o3 j" Z% e2 V1 Y4 [. x+ jvb3 b3 0 -2.4
: x4 L4 Y0 [. A- e& Q
.op
8 T  R1 a! N* _, F& J' E.ac dec 10 100 100g
4 H' C% Y% Q1 E' J0 m4 S* I
4 ^; U# w/ o- q- D+ Z1 J# U' ^*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
: l2 A* I8 Q' o' [- v+ I' c6 A.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

" q7 [7 }; ]: X, Y6 l$ h.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
可否請問一下這是什麼意思阿

rice019

Gain差兩倍
" a) R6 a% ], u/ ~5 }+ a( A# `因為是你實際上Gain是看VOP-VON
差兩倍gain實際上也才差6dB左右
/ G1 b9 M) f& X; @9 b" f所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
5 l  o/ R, J1 T/ e$ L* y1 P這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
" w/ R' i/ S. K0 Q# _  [我絕得啦！雖然width感覺都相同
# O0 G4 S# Z& h8 k) {2 p; B但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
像是Vt~~或者mobility.....
在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
) |1 p/ z3 o# h" c# y1 r2 f
7 j6 R2 [6 B; `- y5 G以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
: Q9 o; _/ o) J! W& K7 C希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
# Z8 w  U# [4 K" h# ]上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
5 a7 E+ k* n; @/ T; R# t2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
: j  o5 ]" F5 `3 n, L9 @! H4.Allen的書應該有。
$ b- W* |2 L/ d: K3 ^  ^# x5 }5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~