工艺角仿真的问题

caikunming · 發表於 2008-11-25 20:57:29

正做一个运放，在tt下已经调出性能了，不过做工艺角仿真的时候发现性能相差挺大的，不满足要求。请问大家都是怎么来解决工艺角带来的漂移这些问题的呢？谢谢哦！

asdfasf · 發表於 2008-11-25 22:18:41

lynker · 發表於 2008-11-26 08:49:11

增大tt下的设计余量。余量尽量留的大，这样其他工艺角的情况会好些。

semico_ljj · 發表於 2008-11-26 10:28:25

余量怎么设计的大一些呢？这方面没有经验，听听大家的！

caikunming · 發表於 2008-11-29 19:48:03

就是在tt下，设计电路时让管子饱和的好一点，vds-(vgs-vth)>150mv，这样当工艺偏的时候就能保证性能较好的统一。

yalon · 發表於 2008-11-29 21:32:15

還有 !! 記得要留意 Vgs-Vt (Vdsat) 的 margin 要夠ㄛ.
Device 如操作在 Vgs = Vt 的附近. 很容易在 "工藝角" 導致 Vgs < Vt ; 而影響電路
穩定度ㄛ.

共勉

		自動登錄	找回密碼
密碼			申請會員

[問題求助] 工艺角仿真的问题