Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 7698|回復: 5
打印 上一主題 下一主題

[問題求助] 請教:如何確定鏡電流源電路中MOS管W/L比最優值

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-7-22 22:49:05 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
請問,在設計鏡電流源電路時,MOS管W/L選取多大比例時,最終結果的偏差最小,是否有最佳比例呢。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2008-7-23 13:32:17 | 只看該作者
這種是沒有標準答案的! k" }7 `! p. f- c
因為在設計current mirror時,需考量到PMOS和NMOS的channel length和width的相互比例( n/ k/ l9 u3 A1 G, f
有時候PMOS的length要遠比width大,有時候則會相反,需視應用的電路與情況來調整  I7 [: S' X/ e  g* t
0 S: L- l/ I3 W; t8 d4 @7 l
另外,在current mirror設計上,若無特別情況,建議你採用cascode架構來設計: p: p2 O" @3 u2 j
在Razavi所寫的一本書中就有提到current mirror用單一級和cascode兩者的差異
3#
 樓主| 發表於 2008-7-23 23:32:34 | 只看該作者
謝謝,finster,Razavi那本書關于cascode的電路也有粗略研讀過,不過可能研讀的太不仔細,一定要再好好在學習下。
% k6 A. ]1 X8 H1 c9 ]! _9 K8 _- G1 i1 Z" z$ A4 n5 }0 c7 A$ E
其實我的本意是想從工藝,Layout,model,或實際應用的角度來尋找一個優化原則,或者是約束性質的原則。比如通常bandgap里PNP的1:10.
( y7 m: S( e# e4 F' a, O. U因為經常有看到有RD在使用接近最小工藝呎吋的管子或者相較於其他器件非常龐大,以及一些帶有小數位,版圖中很難比例分割的管子。+ r  j3 R3 J; s" J) R$ ?. w/ t8 n
我想這樣的器件,恐怕會因為Etching,無法match,過大的電流,或者溫度而無法得到預期設計要求。
7 V( N- h6 O& v" D  j* U1 n% B) u7 @/ l+ Z) s, O* Q9 N
所以我想如果有一個就器件性能而言,如果存在使器件性能最接近理想值的l/w值的話,我們可以在維持總L/W不變的情況下,分割成多個最佳管並聯起來。
, a7 c* X9 H2 O或許我一開始就走入了誤區,就如finster大大所說,另外換用一種可靠性更高的架搆可能更實際些吧。& A  `9 G: ^  @

* b' n, {9 n0 R7 a& \0 q[ 本帖最後由 CHIP321 於 2008-7-23 11:34 PM 編輯 ]
4#
發表於 2008-7-24 09:43:18 | 只看該作者
給你一個很普遍且很基本的觀念,在設計類比電路中,若是有用到數位電路或者反相器或者傳輸器之類的,length一定是用minimum length,若是current source, OP Amp, Comparator, Bandgap reference circuit, driver or receiver, folded-cascode OP ....等,除非有持殊考量,不然一個好的類比電路設計者不會用到minimum length,這是一個很基本的觀念% Z% X3 w  q- w! g7 a
不過,我卻遇過不少剛畢業的學生卻時常犯了這個錯誤,以致於相同的電路,交給剛畢業的去模擬卻無法達到規格要求,換了一個己在業界工作多年的同事來設計,相同的電路,不同的size卻可以輕易達到規格要求
2 i. m% C9 s+ T對於current source或者current mirror來說,要mirror current並不難,也沒有所謂的最佳比例值,不過,卻很在意阻抗的搭配問題,因為在current mirror架構中,是PMOS和NMOS相互串接的形式,如果PMOS和NMOS的比例值沒調好,很容易會造成問題,尤其是當你用minimum length的情況時+ U8 s/ \+ y" l
教科書並不會提這些,因為這是很基本的觀念,而且,不同的電路會有不同的調法和計算方式,很難有一個公式來計算最佳比例值的調法& h# q2 w0 M; m. R8 K7 ]% s
! f1 T& l$ H4 \, p4 |0 o$ c9 q
[ 本帖最後由 finster 於 2008-7-24 09:45 AM 編輯 ]

評分

參與人數 1 +5 收起 理由
CHIP321 + 5 thank you ,sincerely

查看全部評分

5#
發表於 2008-7-24 18:48:00 | 只看該作者
補充一個問題:" {- K0 V" o) q) Y3 H8 R. d  ?
像是razavi第十一章bandgap所使用的自偏壓電流源與cascode的電流源來比,7 E- e$ _3 b- q1 x( z
通常大部分的設計者會選哪種?
$ h# a  [. M8 {* i7 H- X還是依照各個電路的特性去做選擇呢?
6#
發表於 2008-7-25 11:17:35 | 只看該作者
我個人是兩種都有用過,個人比較偏好用cascode架構
, P- a) E/ D/ [& V+ h0 \( {不過,如果工作電壓不高,而且有限制最低工作電壓的話,那cascode架構就比較不適合,會改用一級的current mirror架構1 o3 I3 l; k& R) X
這是因為cascode架構會需要較多的電壓工作範圍,而這個條件對於本身工作電壓較低且有限制最低工作電壓的Bandgap reference circuit來說較難作到,絕大部份都會採用較少串接架構的方式來實現

評分

參與人數 1 +3 收起 理由
hiyato + 3 Good answer! 優質答案!

查看全部評分

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-9-21 06:47 PM , Processed in 0.166010 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表