請問使用power ring會有出現此error呢?

wombatwu

我已確認電路無誤，但在電路周圍畫上Power ring,Gnd ring就出現以下softchk的error訊息。
請問有前輩知道原因嗎?

錯誤訊息如下，
( T. m" v+ y+ B5 ycheck SOFTCHK SUBSTRATE UPPERALL.-2Errors
3 ]# `5 \( U8 i1 Y% d* T7 e! n
& [. O+ C4 ]9 e5 i這兩個錯誤都是針對power ring。

crystal_blue

你好:
      一般來說出現SOFTCHECK的問題，就我的經驗所遇到的情況
都是因為下列的原因所產生的:
( D$ {0 U. I& m& f9 B
1.POWER PIN 沒打上
2.POWER PIN打錯 (如 VDD OR GND 打相反)
) N& g% y2 B! C! a4 a) U3 l3.不同的電位沒用LAYER做區別(如SUB2 )

以上是我曾遇過的問題，提供給你參考。

wombatwu

不好意思，我忘了補充還有出現Extraction Report的error，
" W. o! d5 g: l1 ?# b
WARNING:  
3 P( c3 q( p: N" d          Stamping conflict in SCONNECT - Multiple source nets stamp one target net.
: M7 @; {/ w: j8 \) t0 b9 q          Use LVS REPORT OPTION S or LVS SOFTCHK statement to obtain detailed information.
, T' K) o( l' ~5 _- p5 V2 E1 f7 a, k
crtstal_blue前輩，謝謝您的回應，經檢查我的power pin沒有打錯，且怪就怪在若我的power ring 用nwell全包覆起來就會出現error，但若將power ring不完全包起來，而是呈現"C"狀，缺口再用metal層連接，此error就不見了。請問您有遇過這樣問題嗎??

arthur03226

檢查一下，被power ring包起來的線路裡面的ground有沒有把電位接出來?
感覺起來你的ground (p+ diff)似乎是由psub接起來的不是由metal連接