請教有synthesis TCL File的文件嗎？？

aidanwu

hi!各位前輩們！
# w& i) C1 f! S% A; t
* `- `; `' Z, w& C& y4 w針對Synthesis Tool -- Design Compile (DC)
有誰使用過TCL File
8 i7 z5 Z, F# X8 B" C; v7 Z; \+ r2 L可以提供文件
. D' e6 H6 Y; E% [  x# I5 J哪些設定與Constrain 是基本(必須)設定的呢??

小弟我要去做ASCI的Synthesis!!  
但對於Constrain File不太了解，請教各位了!

感謝~~~

tommywgt

有個單位叫 "CIC" 的

  W1 ]( P0 O- E) }. ~明白了吧...^^"

sakho

可以提供文件
4 T7 l- M  I5 I$ z* C' H* `/ @3 X==> Synopsys 的Doc (SOLD)可以參考
# k/ j8 }& D$ |2 N! o) [5 A) r- y8 x
' r' z% J5 {$ p' k! B6 C4 l哪些設定與Constrain 是基本(必須)設定的呢?
==>
基本上比較常設的有
set_case_analysis
( v4 e1 P( l1 S3 B7 Hcreate_clock
create_generate_clock
" r# P3 H3 m; I5 |* pfalse_path
5 E: [# G* j1 Y3 m: rset_input_delay
set_output_delay
set_progateion_delay
0 x" M* ^# A% M9 E/ `set_load
7 m- G- M7 J5 S# k! V  T( qset_max_fanout
. F  a# s, I( k: \/ d! Cset_clock_uncertainty
8 f  D& q. L1 S) D, U......
印象中大概是有這些啦
/ m& d4 N: N1 L: Z. ^0 |" d
0 \: s6 E7 O/ L* G; a& l如果有些command打錯的話
可到Google上查查看更清楚