因為我Power MOS 是外掛元件,因為 S 端是負電位,為了要關閉 Power MOS,所以 G 端要更負才行。 # ]' b* ~- c. N - h1 ]) b7 q: h: n0 e- B0 D% ~請問一下,這種情況下的 IO pad (with ESD) 是不是要重新設計?$ Z n* K+ ~6 N8 J
( M! q _% D) P1 j再問另一個問題,那我需要再設計 Buffer 去推 IO pad 再讓它去驅動Power MOS 的 Gate 端嗎? 1 c2 K( v' s5 t3 G+ ~還是負壓產生後,直接用 IO pad 去 driving Power MOS 的 Gate 端就可以了?