bandgap的模擬問題 (單N,PMOS組成)

st80069

因為很神奇的，製程裡(.lib檔)沒有BJT，只有NPMOS，
所以，選了一篇paper裡有近似功能的bandgap。
6 g% H/ H5 f+ g' ]- O8 M0 P
$ @5 W# Y3 n  A4 Q
而我，沒有任何參考類似bandgap的資料，Rasavi裡也只畫個示意圖，
1 k" t2 ]5 k9 x1 r0 Y3 q更不確定我的模擬到底對不對，只是覺得很像...

: J: Q- f& l) c  |% v7 e
問題1：請問這樣的模擬圖算OK的嗎?  或者誤差該多少才是合理。還是，有其他更好的架構可以建議的~~~
問題2：他的公式是怎麼extract VthN 和 Vthp的，好神奇..
  |! D1 o) L6 O2 i! ]

2 J% r% C0 @, R; c# P! I以下是 bandgap voltage reference 的相關討論:
, W) k2 w- T( G1 x/ g$ abandgap無法將壓差降低  
Band-gap BJT 如果 layout 不 match
  F( s7 C) ?0 t& A- }: k" B7 ybandgap電路的loop gain模擬
bandgap设计 仿真中的温度曲线问题！！
4 G0 F4 y2 K/ f+ T請問有關 bandgap 內 op的 spec ....
& C/ n$ Z% t9 m7 ]8 M' `bandgap的模擬問題 (單N,PMOS組成)
BandgapDC扫描温度特性时,不能正常工作


9 w7 X7 f' s; J+ A
5 B. C2 _7 t4 i; B0 S( b7 Z[ 本帖最後由 sjhor 於 2009-3-17 06:03 PM 編輯 ]

vjc5

問題1：請問這樣的模擬圖算OK的嗎?
有符合你的specification嗎? 若有 就OK
問題2：他的公式是怎麼extract VthN 和 Vthp的，好神奇
: w3 }+ O6 q4 D+ b/ Z) @* `不懂"extract VthN 和 Vthp的". BGR通常具備正溫度與負溫度係數. 得到與溫度無關
' V) g3 n4 [9 S" B$ K而常見Vref電壓是1.2V 可參考Rasavi

st80069

嗯嗯~~~謝謝vjc5 大大~感激感激~~
喔喔喔~~抱歉，忘了提到我的Vref欲設計的壓值，對不起對不起 ><~~~
這是sub-1v BGR的paper裡面發現的電路圖~~
0 \$ A5 `2 ?, r5 W7 A5 P* j: B它裡面提到說，vthn 跟 |vthp|都是成負溫度係數，而 |vthp| 的係數又為vthn大，
所以從公式裡面看到相減，而vthn又有大於1的倍數，看起來相當合理的樣子。所以就選擇它作為我的電路設計。

我欲設計的壓值是Vref=0.6v~~
8 P' e6 x$ b* \! _( Z. {; G' G我的specification...恩....好像沒特地提到他的規格...
$ ?# k+ N; Y, i& t3 i我要做的專題裡，只說明，它需要一個與溫度無關的電路設計提供Vref，
所以，到處尋找有沒有像我這樣-50mv~+50mv的誤差也符合bandgap設計目的的經驗~~
' b3 L6 r  x: G* Q
如果....
有建議我及早放棄這個找尋新的不用BJT(不知道位啥，製程裡就是沒有BJT)
的設計也是可以~~(汗)

alab307

1. 我覺得不OK, 溫度係數太差了
; }, w! N5 o9 L* k9 d3 J     左邊產生的偏壓還比合併的溫度係數好ㄟ
5 j4 H3 v4 u% V: K2. MP, MN的工作區域, 在論文中應該有描述, 你取的size對嗎?
    跟論文比一下溫度係數
3. CMOS製程都會有寄生的BJT, 只是你拿到的.lib內沒有

st80069

對不起對不起~~~在下眼殘...一直把公式的Vgsn看成treshgold voltage....拍謝拍謝~~~
- ~4 H+ `9 M8 n嗯嗯~~~十萬分的對不起~~~
謝謝大大們不吝嗇花了時間回在下這篇小小的問題~~
: F! H8 X% A9 x: r恩，這樣公式就知道如何推了~~~感謝感謝在感謝~~
0 k/ U2 i$ N& `* v
回alab307 ，
% [3 F: I( J3 B: J! `對啊~~大大也發現這個第一點的問題...原來真得不行.....
  _0 \8 u  x& `: M6 ^: Z2 x我發現的這篇paper，感覺有點像bandgap的合輯，有概念，
但不會很清楚的跑出模擬或製作過程。
恩....看來要重做...繼續加油~~~

st80069

恩恩~~我做出來了~~
) [# g* O! `  ]& C% V2 L這次模擬的結果，vref = 0.603V，溫度係數約20ppm XD

2 A% _: {3 c- j- b4 a******模擬過程******
因為我發現，就連偏壓電路也會因為溫度而改變偏壓值，
所以，為了避免它們所帶來的影響，就連同偏壓電路也一同設計，
) A- d" u9 l9 D# @1 L* _# Vvgsn 與 |vgsp| 的溫度係數比還是會依循公式而能找到R1與R2的比值。
而這樣，就設計出來了....
( r  {/ ?/ L1 O0 }1 K, V*********************************************************

不過，還是有個問題....
因為paper裡寫說需要幾乎能忽略的電流值流經R1 R2，
我想目的應該是電流是因為由溫度掌控著，而R1，R2若有電流影響，
1 G. r0 ~# @* y% a則測vgs的溫度係數時也會因為R2，R1上的電壓值改變而不準，所以要大。

: q. q: L8 k# p" E; Q5 ^( j/ B* N8 v2 p但是，我取的電阻兩個串聯加起來總共1500K.....這樣，會太大嗎???
我怕layout的時候，面積會....唉唉唉~~
謝謝大大們不吝給予意見~~

semico_ljj

现在P、NMOS设计的Vbg的ppm可以设计到20一下吗？？？？？？

shinnyi

請問一下你的Mp和Mn的W/L為何呢

4 a; e6 k* |7 X/ [# ^+ y% D/ y( J另外 R1和R2我加起來是305k而能
之前是串起來是1400k，後來發覺可以不用這麼大，約為305k 左右
我的vref為240m