請問關於CIS芯片的CSP封裝可靠性試驗標準問題

lssdpoly

各位同仁：
    CIS(CMOS IMAGE SENSOR)用到的CSP封裝，其可靠性方面的標準是如何定義的？CSP封裝那麽特殊，其可靠性所需滿足的標準不會也和其他封裝的一樣吧？
* R$ Q# U, s" B% l, a    誰有這方面的知識，請給我講授一下。

robertsung

業界有所謂的JEDEC標準.
不知有沒有分package種類,
# |& y! \1 S$ T' f, ]' l到其網站找一找,
: P3 g% B8 G7 C% h應該可以找到需要的資料吧!
good luck!

sparkle

同上可去JEDEC 找相關規定
; R, E  Y4 U# j不過JEDEC 雖可參考, 但仍是看客戶需求與產品應用, 也有JEDEC 定義 L3. 但客戶是要求 L3以上等級, 這種客戶有增多的趨勢.

lssdpoly

我發覺CSP的電路，由於封裝的特殊性，在環境試驗中經常發現失效，而參考諾基亞提供的SMIA的可靠性要求，他們似乎是針對Camera module的，所以，單獨的CSP失效，是否不能完全認定可靠性存在有問題呢？或者說，CSP的電路有問題，就不能給客戶出貨啦？