IBIS或SPICE model在整合多顆IC在一板子上測試時扮演著怎樣的地位?

yhchang

IBIS Model  (I/O Buffer Information Spec.)
8 Q6 `) }) Z3 U* V可以提供 IC的IO 介面的 輸入輸出的 驅動電流能力以及訊號的Slope
( G$ o7 N$ S5 D/ P( j
2 {) a$ W& r: P( k$ i" B" G1 f9 rSPICE model 是把IO 介面電路 加冪起來 搭配 加冪的device model
  p4 _  H8 b* v. n, m/ c! B+ t讓客戶 可以自行給予 input pattern,  功能與IBIS model接近
但是彈性更高
. G9 N8 W: e7 }
這兩種MODEL 以及Verilog model 常常客戶都會跟我們要去做系統整合的模擬.
但是卻完全不清楚  客戶到底會怎麼使用它們做怎樣的測試以確保整個System是Work的?

yhchang

因為自己本身是IC設計工程師並非是FAE
- U' g- O, R+ [: W! h- w  ^+ J所以不是很了解  設計板子的問題
還有 IBIS Model 對FAE的重要性
( L' O4 \. ?8 c4 E
我們公司最近這幾年都一直在解決 IC上板子的問題
自己在家裡測  都是正常的

. n% {1 V( e, F1 E7 G一上客戶板子就掰掰   都不知道是怎麼死的
相對之下  有些比較有經驗的 大廠  都會先跟我們要 IBIS Model 拿回去做模擬

憑良心說   它們到底做了什麼模擬  怎麼去用它   我是一無所知的
只知道  靠著IBIS Model   客戶的FAE就可以設計出  阻抗可匹配的板子.