最近遇到的問題

GU

8 n0 Q( ?1 x+ K( v, T$ j
+ C3 F1 ~& n& F# l) {/ K. I在Analog上   如何降低雜訊 ??我聽過利用寄生電容來降低電壓與接地上的雜訊 這樣可以嗎??
7 Z5 t  D1 R* X7 T2 X8 J, ?
6 B, _; Z: Y. W& e9 IAnalog上 MT是不是不要跨越MOS 還是說要有什麼技巧性的跨越??
! T! d# T! q' W9 Q/ h  P
在數位電路上 放MOS DUMMY是浪費 還是有幫助??

crystal_blue

一、analog layout上降低雜訊的方式:
    1. shielding :在重要的訊號線旁做兩條接地的metel 線，可將干擾源導至地。與訊號線用同層meatl效果       較好。
) X* j5 O9 R( y1 @/ q! y     2. 加大間格與距離:頻率越高的訊號線應距離power 遠一些。
% r0 `7 f. z: ]  f* o/ }5 B     3.避免cross talk : 頻率高的訊號線應避免交叉，如clock訊號。

二、analog 上metal跨越mos的技巧:之所以metal 不要跨越mos的主因是為了避免產生寄生電容而影響頻率
        ，可能會造成或多或少的延遲，越是強調頻率準確的電路，越不能接受mos上跨線，但是有一種情況可以避
3 {( n* C& R6 }" u7 B7 ~5 C7 I# a7 ^, I        免跨線所造成的頻率失真損失，但在做之前也最好與design溝通過，以OP為例，最重要的MOS不外是差動
0 g0 p9 g6 J; j1 k, B        對，在mos非不得以必須跨線時，請做到跨線match的程度，使各個mos所造成的失真損失盡可能相同，頻
        而不影響模擬的結果，必須要有嚴謹的match才能做到，此點不容易用文字說明清楚，不妨問問公司的前輩
3 R2 a/ a/ m9 ~4 i( E$ Q* ~" H        或許會有進步。

三、數位電路的layout:由於數位電路只在乎open & close ，也就是0 跟 1 的訊號產生，所以layout都盡可能
        以減少面積為主，放mos dummy，非不得以而為之，dummy mos 可以用來修飾形狀及日後debug 時
; G$ h* h8 L  k* t9 f; _# Q5 ^        需要增加電路時使用。

吳龢峻

1. 用獨立的 Well 如 NWell, Deep NWell.
% p8 ?7 |% S. L3 N5 h' G0 ]6 Y9 ]2. GuardRing 的電源要乾淨, 要住意 latchup 的問題.
( F4 C  i$ i9 O1 x6 x/ C3. Post Sim 注意 Critical paths.

yuany

2#讲的好详细啊~
学习了~