bandgap的模擬問題 (單N,PMOS組成)

st80069

因為很神奇的，製程裡(.lib檔)沒有BJT，只有NPMOS，
所以，選了一篇paper裡有近似功能的bandgap。

9 C3 a. w, C4 K4 ?# _! P( {1 W: ~
而我，沒有任何參考類似bandgap的資料，Rasavi裡也只畫個示意圖，
更不確定我的模擬到底對不對，只是覺得很像...

1 X, ~* ^: n+ k& R! N9 e1 W, {
$ d* Y. Z8 @  @6 {' s問題1：請問這樣的模擬圖算OK的嗎?  或者誤差該多少才是合理。還是，有其他更好的架構可以建議的~~~
5 p! f8 ^" m6 F/ }3 t& b! p問題2：他的公式是怎麼extract VthN 和 Vthp的，好神奇..

1 P( S7 d5 e  {% ^- H
以下是 bandgap voltage reference 的相關討論:
6 O6 C5 a$ P; B3 L$ Zbandgap無法將壓差降低  
Band-gap BJT 如果 layout 不 match
9 Q- P4 Q3 e! a0 Q/ m. gbandgap電路的loop gain模擬
3 P4 Q/ I- b2 A3 ]' K! p5 Lbandgap设计 仿真中的温度曲线问题！！
1 y  x- R# l6 z請問有關 bandgap 內 op的 spec ....
2 D9 G- l8 Y+ w' xbandgap的模擬問題 (單N,PMOS組成)
BandgapDC扫描温度特性时,不能正常工作
( T' E2 ?1 o2 C. ~8 Q6 a8 x

! ^7 k5 F& F1 C; ]: `3 w8 _
8 T! R6 h. T+ Z7 c[ 本帖最後由 sjhor 於 2009-3-17 06:03 PM 編輯 ]

vjc5

問題1：請問這樣的模擬圖算OK的嗎?
9 W* a& P$ h3 c0 S; x有符合你的specification嗎? 若有 就OK
問題2：他的公式是怎麼extract VthN 和 Vthp的，好神奇
% `! y" d% ]" \  m# f" j不懂"extract VthN 和 Vthp的". BGR通常具備正溫度與負溫度係數. 得到與溫度無關
8 s$ @" l  s1 }* O% f而常見Vref電壓是1.2V 可參考Rasavi

st80069

嗯嗯~~~謝謝vjc5 大大~感激感激~~
喔喔喔~~抱歉，忘了提到我的Vref欲設計的壓值，對不起對不起 ><~~~
這是sub-1v BGR的paper裡面發現的電路圖~~
4 ~0 N/ |  v. D它裡面提到說，vthn 跟 |vthp|都是成負溫度係數，而 |vthp| 的係數又為vthn大，
所以從公式裡面看到相減，而vthn又有大於1的倍數，看起來相當合理的樣子。所以就選擇它作為我的電路設計。

我欲設計的壓值是Vref=0.6v~~
我的specification...恩....好像沒特地提到他的規格...
% H, O9 V) U; ~9 E- w/ I我要做的專題裡，只說明，它需要一個與溫度無關的電路設計提供Vref，
所以，到處尋找有沒有像我這樣-50mv~+50mv的誤差也符合bandgap設計目的的經驗~~
* Z; `  Z7 w4 R8 ~7 l
9 H8 l7 |% d6 }4 r7 R1 r3 M% N+ |1 X8 t如果....
有建議我及早放棄這個找尋新的不用BJT(不知道位啥，製程裡就是沒有BJT)
( D$ `, C. R$ Z: Z: ~, W的設計也是可以~~(汗)

alab307

1. 我覺得不OK, 溫度係數太差了
9 n' A$ j/ S' @& x- n- k8 k     左邊產生的偏壓還比合併的溫度係數好ㄟ
2. MP, MN的工作區域, 在論文中應該有描述, 你取的size對嗎?
  S2 q9 O% A9 i5 o6 h" t/ ]    跟論文比一下溫度係數
% m2 u  O! @. V! O3. CMOS製程都會有寄生的BJT, 只是你拿到的.lib內沒有

st80069

對不起對不起~~~在下眼殘...一直把公式的Vgsn看成treshgold voltage....拍謝拍謝~~~
6 r5 j; K3 t* d/ @' ^& \+ @) T嗯嗯~~~十萬分的對不起~~~
$ D9 A0 U6 d# I2 E/ x9 I1 N6 e4 K謝謝大大們不吝嗇花了時間回在下這篇小小的問題~~
; c9 q6 I/ i. ^- M% U恩，這樣公式就知道如何推了~~~感謝感謝在感謝~~
8 X0 m/ |5 a, ~3 i1 r8 C4 u
回alab307 ，
對啊~~大大也發現這個第一點的問題...原來真得不行.....
4 A# f$ r7 g! ~+ \8 k3 M+ |3 M我發現的這篇paper，感覺有點像bandgap的合輯，有概念，
1 }* p# x6 c: h) U+ E但不會很清楚的跑出模擬或製作過程。
2 M: v$ M) d0 z恩....看來要重做...繼續加油~~~

st80069

恩恩~~我做出來了~~
5 N. D' w0 V+ M& E5 f- X這次模擬的結果，vref = 0.603V，溫度係數約20ppm XD
# k2 o% `* `/ }. @2 P9 J
******模擬過程******
因為我發現，就連偏壓電路也會因為溫度而改變偏壓值，
) n, l, I& ~: v( Y, o4 e/ k所以，為了避免它們所帶來的影響，就連同偏壓電路也一同設計，
& i9 ?! \1 ?2 j$ Fvgsn 與 |vgsp| 的溫度係數比還是會依循公式而能找到R1與R2的比值。
而這樣，就設計出來了....
$ o1 f+ N$ G9 o# x' @- M5 }, {*********************************************************
+ O2 y, w# z! ]1 a3 V. Q
& @1 a* y; c# ~; g) m  Q$ _不過，還是有個問題....
因為paper裡寫說需要幾乎能忽略的電流值流經R1 R2，
% B: w" e$ r( [* r1 j8 |我想目的應該是電流是因為由溫度掌控著，而R1，R2若有電流影響，
0 E2 s8 E) h( n& L9 U' A2 a則測vgs的溫度係數時也會因為R2，R1上的電壓值改變而不準，所以要大。
' L8 ^, q% _  g  V  x. {
但是，我取的電阻兩個串聯加起來總共1500K.....這樣，會太大嗎???
我怕layout的時候，面積會....唉唉唉~~
謝謝大大們不吝給予意見~~

semico_ljj

现在P、NMOS设计的Vbg的ppm可以设计到20一下吗？？？？？？

shinnyi

請問一下你的Mp和Mn的W/L為何呢

另外 R1和R2我加起來是305k而能
% \9 [( D# G3 j5 C: k% a6 @. h8 w之前是串起來是1400k，後來發覺可以不用這麼大，約為305k 左右
我的vref為240m