3D-IC 製程簡介

itricollege

◆ 課程簡介
在消費性電子產品的成長趨勢帶動下，將更多的功能整合在更小的體積，並達到節能、高效、成本低的IC產品是消費者所期待的。IC 傳統上是兩維 (2D)的，但是其橫向面積的加大，已經沒有辦法讓摩爾定律 (Moore’s Law) 能繼續有效。因此利用第三維來創造三維晶片 (3D IC)，也就是透過將多顆晶片進行三維空間垂直的堆疊來整合不同的IC，以達到尺寸精簡的最佳效益，利用晶片層的堆疊來減輕 IC 中擁擠的程度，以有效縮短金屬導線長度及連線電阻，進而減少晶片面積，具有小體積、高整合度、高效率、低耗電量及成本之優勢。這種想法在業界至少已經有30年的時間了，但是，過去一直以在平面製程或者設計工具上努力，達到摩爾定律的需求。

與3D 封裝 (Package)不同的是，3D Package 裡面的元件是離散的，都是在元件的週邊利用 Bonding Wire 相接，但是 3D IC 卻是一個獨立的 IC，可將不同功能、性質或基板的晶片，各自採用最合適的製程分別製作後，再利用矽穿孔(Through-Si Via, TSV)技術進行立體堆疊整合，透過垂直與水平整合來大量提高集積密度。這個課程將針對3D IC 演進歷史，市場面，技術要求等不同面向介紹3D IC 之相關入門知識，並同時符合數位電子產品輕薄短小的發展趨勢要求。

◆ 課程效益
此課程希望可以讓學員盡速獲得3D IC 相關製程與市場趨勢，提昇公司在下一世代產品佈局的能力。

◆ 課程大綱
1.簡介(Introduction)
甲、3D IC 的歷史發展 (History of 3D-IC)
乙、不同的 3D IC 形式(Different 3D IC Styles)
2.為何要用 3D-IC (Why 3D-IC) ?
甲、現有 SOC 的設計問題
乙、使用3D IC 設計的好處
3. 異質性堆疊 (Heterogeneous Stacking)
甲、Logic + Memory 堆疊
乙、Wide I/O 標準
4. 3D IC 製程 (3D IC Process)
甲、孔先 vs. 孔後 (Via-first vs. Via-last)
乙、晶元片薄化 (Wafer Thinning)
丙、挖孔 (Via Formation)
丁、灌孔 (Via Filling)
戊、鍵合 (Bonding)

◆ 課程講師：【唐經洲】教授
現任：南台科技大學電子系教授
學歷：國立成功大學 博士
經歷：
1)工研院晶片中心主任特助
2)南台科大教授/電子系 主任
3)飛利浦建元廠-測試-工程師
4)神達電腦工程師
專長：
1)VLSI Testing
2)Physical Design
3)Reticle Enhancement Techniques (RET)
4)Microprocessor Application Design
5)Innovation of Heterogeneous Integration

◆ 開課日期：09/10(二) 09:00am － 16:00pm ； 總計6小時

◆ 開課地點：工研院 中興院區 78館209訓練教室 (二樓)
(新竹縣竹東鎮中興路四段195號78館209教室)
★ 實際上課地點請以【上課通知單】公告為準 ★

◆ 課程費用：原價，每人＄3,600元整。

本課程歡迎加入會員 http://college.itri.org.tw/LoginMember.aspx 使用勤學點數折抵，最高可折抵學費的10%　

□ 會員優惠價：原價＄3,600元+勤學點數(300點)折抵，每人＄3,300 元
□ 早鳥優惠價：08/20(二)前報名享優惠價＄3,000元+勤學點數(300點)折抵，每人＄2,700 元
□ 工研人報名享優惠價＄3,300元+勤學點數(300點)折抵，每人＄3,000 元
□ 三人以上同行同時報名享優惠價＄2,800元+勤學點數(200點)折抵，每人＄2,600 元
□ 六人以上同行同時報名享優惠價＄2,600元+勤學點數(200點)折抵，每人＄2,400 元

◆ 報名方式
1.報名期間：即日起至102年09月06日(五)截止。
2.報名方式：
(1) 傳真報名：請以附件報名表，傳真至：03-5820303
或電03-5912673 陳小姐 E-mail：itri529790@itri.org.tw
(2) 上網報名：請上產業學院網站：http://college.itri.org.tw/Semin ... 79&msgno=311122