請問Xilinx CoolRunner-II Starter Kit 該用VHDL或Verilog ?

boltnut

小弟手上有個Xilinx CoolRunner-II Starter Kit (XC2C256), 想要做個
DE (Data Enable) 訊號分離成Hsync/Vsync 實驗,
4 m% p0 }; q, p. ~+ P請問 該用VHDL或Verilog來設計 ?

我正在下載安裝 ISE Design suite 11.1,
% ^  D, X- w$ a1 L8 @! f4 X不知會不會殺壬雞卻用牛刀?

tommywgt

隨便你用都行

boltnut

回復 2# tommywgt
! G$ U5 A/ ?7 |/ N- }! F, f
; |' @' \2 z" h; T- K9 W* Z. @- Y% A8 j' {
    我安裝Xilinx ISE 11.5 後,有
1) ISE 11.5
  Z/ s9 @3 U8 o" J; [  h* p2) iMACT 11
3) PlanAhead 11
1 \* s9 ^5 L' c3 y7 U' M4) ChipScope 11
! R! _( |% \+ [. T: H. Q) d8 g
1 |) `& M; h( z5 s0 `% F: K9 t請問這些ToolChain 的工作流程為何?
有文件說明ToolChain的工作流程嗎?

tommywgt

1) ISE 11.5: Xilinx的整合開發環境
, {& v& }0 f- }: A) h2) iMACT 11: JTAG的燒錄環境
3) PlanAhead: place用的tool, 不建議初學者使用
4) ChipScope 11: 類似Logic Analyzer的工具, 很好用, 但是只能在FPGA中使用
: |* u1 h& c! P9 E
5 o9 R' ^. a- e" `建議你去找代理商的FAE要你所需要的資料

russell

Hi,
+ y+ n, b5 q3 Q. t  W7 h
. K1 N: g4 N7 l0 k0 p- {  A$ w您需要的資料, 我寄到您Gmail囉! 請查收! ^^

sieg70

russel, 請問我可以向您索取這份資料嗎? thanks! 請寄到  s i e g 7 0  @ y a h o o . c o m . t w

pompom7788

感謝大大分享喔~~~~
* i1 r+ R+ N$ `7 @: }! H
3q~~~