Cortex-M0/M3/M4 Source Codes

sinoicboy

Cortex-M0/M3/M4 Source Codes

" p4 ~( V( b2 F% A6 y, ficonstart@gmail.com

- F. L) s+ C9 r- l, V├─AT420-DA-03001-r2p0-00rel0
3 d2 r1 E( K! m2 N: C- q. @7 b│  └─docs
│          DDI0337G_cortex_m3_r2p0_trm.pdf
│         
├─AT420-DC-02008-r2p0-00rel0
; d5 A  v+ g; s/ L│  └─docs
│          DII0194A_cortex_m3_r2p0_csg.pdf
7 y! C& {3 ^( |8 I│         
├─AT420-DC-13001-r2p0-00rel0
& ?( U# H& K3 n9 T- q- Q& Y- }│  └─docs
% A% p1 v, {* p- i* c
│  │  │          CM3CodeMux.v
  K: s4 S+ C' T" A5 @6 j│  │  │          CM3flashmux.v
│  │  │          CM3ROMTable.v
' i, v* Y: r' {; _" d  U│  │  │          CortexM3Integration.v
│  │  │         
│  │  ├─dapswjdp
& p' P* E5 x3 {8 C9 D! V│  │  │  │  README_DAPSWJDP
& @" Q: x5 C/ X' r  D/ z4 U│  │  │  │  
# y# R) F) I4 W4 s8 R0 C│  │  │  └─verilog
│  │  │          DAPDpApbDefs.v
│  │  │          DAPDpApbIfClamp.v
6 z3 {9 T  G- h/ j+ D) M│  │  │          DAPDpApbSync.v
│  │  │          DAPDpClamp0.v
│  │  │          DAPDpEnSync.v
5 C& t! W/ L! u" z, T│  │  │          DAPDpIMux.v
3 h( y; c, H8 T, w& k│  │  │          DAPDpSync.v
│  │  │          DAPJtagDpDefs.v
, M) x+ |" D4 p3 f8 s│  │  │          DAPJtagDpProtocol.v
│  │  │          DAPSwDpApbIf.v
1 B& k- K" _5 \. r5 [│  │  │          DAPSwDpDefs.v
│  │  │          DAPSwDpProtocol.v
│  │  │          DAPSwDpSync.v
+ ~3 S9 l4 \' x$ w  r9 t│  │  │          DAPSWJDP.v
6 ]9 h' h2 X" k9 @3 F( i' D5 {│  │  │          DAPSwjDpDefs.v
2 \& M/ d. o  u" s4 B│  │  │          DAPSwjWatcher.v
- |. W+ M" j5 l% W% w& E│  │  │         
; b- U$ s0 b$ x: J│  │  ├─models
; M- c- S! u4 [) m0 L' s  P6 E│  │  │  └─cells
, I/ u7 o1 s( a2 [  W! t% ]│  │  │          CM3ClkGate.v
' v1 d" I( y% B# W+ X" z│  │  │          CM3EtmClkGate.v
│  │  │          CM3Sync.v
4 L& k) s/ w. v4 Z$ H1 R+ B4 m8 T2 `│  │  │         
│  │  └─tbench
- W$ t) d! b0 N8 ]" y│  │      └─verilog
│  │              AhbToApb.v
8 G. D# C' Q1 z; L│  │              AtbLogger.v
; E: M$ \# V3 {6 R│  │              BusMatrix.v
; y& i! b/ A; i+ b! P0 y: Y│  │              ClkReset.v
│  │              CM3BusComparator.v
2 q. M+ w' r! }& ~% ?

│      │  │  exclude_list.sc_waitstate

             │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
             │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
             │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
             │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
             │      │  
7 X4 f1 }  ~8 c/ R5 w* U. U             │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
             │              cells_1.geo
( s; J, m8 I3 H) H             │              cells_1.pwr
             │              index.cli
             │              README.TXT
: Q  P7 a3 @3 m7 Y; b9 ^- t             │              rulesets
             │              VERSION.TXT
5 h7 s# K4 Z* q9 y) \( I             │              vias_1.geo
             │              
( V4 ]/ k; E: y# _* U1 ~             └─tsmc
                 └─t-n90-lo-sp-002-f1_1_6a_20060914
3 P9 _* O$ X6 L                     └─6X2Z
                             corner.defs
; J) t1 r7 f  y' V8 h
├─integration_kit
│  ├─logical
│  │  ├─cm0ikmcu
│  │  │  └─verilog
│  │  └─tbench
8 `7 v+ f- {! r7 z* p, I│  │      └─verilog
│  └─validation
│      ├─glogs
- U: i0 r7 H: `+ o4 v│      ├─logs
│      ├─mdk
% Z$ V4 `7 ~5 M│      ├─srpg
8 R; O3 p2 {( G4 t4 ]$ Y  J9 n5 A│      ├─tests
  l/ [# t* Z% O' i; ~5 j│      │  └─CMSIS
6 d' f# f& g) u6 p3 D! S% U│      │      └─Core
│      │          ├─CM0
│      │          └─Documentation
7 o7 P. r2 T, U) e│      └─vectors
" c9 M1 E7 a( J1 s" C& Y" c% H& _+ x├─ipxact
│  ├─busdefs
│  │  ├─amba.com
3 {# i2 Y; k, g9 I, B│  │  │  └─AMBA3
│  │  └─arm.com
│  │      ├─CoreSight
│  │      ├─Cortex-M0
│  │      └─CortexMCores
│  ├─channels
│  │  └─arm.com
# Q- |  f" I6 C│  │      └─Cortex-M0
│  │          └─rtl
│  └─components
│      └─arm.com
│          └─Cortex-M0