PLL功耗問題!?

a7893657

各位大大好：
: u8 \1 D' B" E9 |# N3 y/ a& T/ d
( \2 O8 P* |1 c我利用HSPICE估算了我的基本典型PLL平均功率，以下是我的分析方式

.meas tran power_total avg power                                                *計算power
5 h5 |! ^* ?1 Z. U7 }.meas tran power_01 avg power from=0 to=1us                           *計算power
# v/ Q. G% `4 i.meas tran power_12 avg power from=1us to=2us                       *計算power
.meas tran power_23 avg power from=2us to=3us                       *計算power

/ v8 Q( K. }/ R, f  w  W# L$ r我的PLL在初始至1us功耗高達200mw，1us至2us功耗30mw，2us至3us功耗30mw，在整體平均86.7mw
0 ]* G9 S. R" R- x
想請問各位大大，
對於基本典型PLL的迴路功率估算，是看整體平均嗎!?還是要看局部功耗(個人感覺要看局部功耗，因為怕power太大線路燒毀)，
還有功耗過大，各位大大會從哪先下手!?

finster

PLL的功率消耗是看PLL在lock住頻率後的功率消耗
. y8 i. r* d. u- G! O1 U故而一開始的功率消耗是不看的
# H" K- s8 y' R8 o* O4 k; I  X3 K  t  pPLL的功率消耗是看整體,沒有在看局部的
而PLL最耗電處乃在VCO,約佔整個PLL的2/3~1/2左右功耗,如果你其他電路功耗高於此,則表示在其他電路設計上尚未達到最佳化,仍有改善之處

a7893657

PLL的功率消耗是看PLL在lock住頻率後的功率消耗
( C2 b9 [9 S1 c( w4 q) [# f故而一開始的功率消耗是不看的
PLL的功率消耗是看整體,沒有 ...
finster 發表於 2011-1-8 07:53 AM

( z9 B+ h( U8 M+ T' Z
- C: }5 n$ ?7 O" [/ g1 i, e3 j
  C3 r! [: J" \$ |. Y; p* k" e如題，如果換成DLL也是一樣嗎!?
如PLL功耗看VCO，DLL看VCDL!?
& V9 E- z: y: N7 F& I% z還是DLL功耗要額外分析...

finster

PLL和DLL兩者架構雖然不同
但計算功率消耗的方式是一樣的, 也就是只看locking後的功率消耗
5 ^3 n. f0 I5 E) R  j! |/ |而DLL也和PLL一樣,核心電路是VCDL,也是最耗電的Block, 若能在兼顧performance, 耗電和area這三者皆最佳化的情況下
那這個DLL就算是很成功的設計了

a7893657

回復 4# finster


嗯嗯，非常感謝您的解答^^

shangyi

最好還是看一下初始的電流大小(peak current)
注意一下那個地方會流過最大電流
8 j( a9 s1 `" P9 r+ klayout的power line width是否可以承受的了