BJT 架構的 Bandgap，最低電流消耗可壓到多少？

shaq

Dear all,

8 e& |* d" \' G7 M! i) d我想作一個 BJT 架構的 Bandgap，不知道哪種架構可將電流消耗壓到 1uA @ VDD=3.0V 以下？
* L' S, @9 ]- `) c# Y9 I
4 P: ]! }6 u/ M0 {  {+ H& G4 OVref 不一定要小於 1.25.  VDD最低工作電壓在 2V

PSRR 暫不要求。
6 T! Y9 ]. K- }, z
有人可指點一二嗎？

5 a, {: x: c6 O" Q) ~[ 本帖最後由 shaq 於 2009-4-9 05:38 PM 編輯 ]

donlion

subthreshold还行，bjt够戗。。。。。。。。。。。。。。。。

yalon

用一般的架構都可以ㄚ....
! i! j0 a$ I6 _3 v/ }! [op type or current-mirro type. 1u ok ㄚ~~小弟有試過ㄛ.
8 a2 L  c) D! z* t7 {2 B( k
只是 silicon 上 跟 hspice simulation 會有比一般 20ua, 電路有較大的誤差.
9 m7 m* Y5 I5 S0 e, m7 i8 a
建議你花多一點時間在 post-sim 跟  device size match , optimization 上.
因為低電流, 相對"抗噪性" 便會變差.

" E$ t, u9 e# R例如: hspice 告訴你 vbg 1mv/ppm.
但wafer 會給你 30mv/ppm. ------ 別意外ㄛ.

6 Q# l6 K5 t+ D: k" z$ W  y共勉.  
解釋如有不當  願請賜教   感恩ㄛ

Mr_Adams

1u 的話，bjt會不會 beta roll off了。。。

finster

我是沒有設計過那麼低的
; a9 t" S: s% o( ?% l  N0 g/ ]8 H不過,我同事倒是有試過,基本上如yalon會員所述,採用那一種架構其實都可以作到低於1uA的規格
) R7 I: b5 M. @4 w# k: U只不過,面積會比平常的大很多,所採用的size也都會是long channel的形式
尤其是電阻部份,會比平常的大至2~6倍左右不等
6 d0 k* B1 A" {8 q因為想壓低電流消耗,必需把各個分支電流給降到最小,故而電阻的阻值也就必需相對增大不少,故而面積部份會相對變大很多
這是相對所必需付出的代價
3 n$ M7 n+ H( c6 @* N# q# D( v2 [6 b' _另外,若採用op架構形式的bandgap reference circuit,其op的頻率響應速度也會因為要壓低電流消耗而必需降到很慢,這是相對的限制,故而在設計時需留意此一缺點(條件限制)

122013137

bjt會不會 beta roll off了，，，，，，，，，，，，，

hi.china59

Please visit the following website, for more detailed information
http://www.eetop.cn/bbs/thread-189570-1-1.html

semico_ljj

2uA可以实现！

semico_ljj

1uA   bjt的beda会不太准

yuyingdugu

2uA可以实现！
8 X6 S+ m+ W6 S* ~: z* ]9 Csemico_ljj 發表於 2009-10-4 10:47 AM

3 j8 q0 b9 `2 P: C

' f' y9 Q# ?1 u1 e    2uA，电阻要做到很大，不知道工业上能否使用？

semico_ljj

不知道为什么要这么小，电阻很难做的啊面积太大了！5uA～8uA还是比较常见靠谱的！