Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 5259|回復: 3
打印 上一主題 下一主題

[問題求助] 新手誠心的發問~~~

[複製鏈接]
跳轉到指定樓層
1#
發表於 2010-5-8 14:50:04 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
我想問!!
7 E3 J8 H  V- k% B. ?5 I2 E% p7 w9 S! ~4 a2 [0 Z% R  A
如果再畫一個類比跟數位都在一起的電路該怎麼畫會比較好??
" }! U5 s- X* h3 t9 t
+ c" v# ^1 ~- Q: g8 P, Y8 E( N該注意些什麼小細節??! o/ Y) p; t5 G6 m
2 W0 t' F, h4 \2 j6 u# [
還有面積 跟 把線(MT)橫跨過MOS(會產生寄生電容)要如何取捨??(跨過數位和類比的mos)$ b# [4 W, m! Q% O
! Q- N: k8 u: N6 s8 S
假如VDD W為5u那麼我的 VDD Line W該為多少比較合適
  [: M) w0 i2 ^# \" L; `5 Q' c! M7 R, g0 u9 v# X  w
應為我都會把 VDD Line畫得比5u小一點點 像是3u左右!!
6 p- z9 R1 D$ Q% ]3 g# O' ^1 V3 P* K0 [+ |; I
我覺得這樣可以補旁邊有空隙的地方補滿!!可是有人說這樣畫造成多餘得浪費
% o* m% W* f, S3 k( N( F
2 o7 x" `' |( u0 r' z+ g$ y所以與其有空洞的地方比較好 還是想辦法補滿會比較好!!0 o1 `. v2 X" V. [. m7 p3 q& P
(簡單來說像是把線畫粗一點 或者是明明已經接去vdd了 還硬要多畫一條接去vdd之類的)
1 m" ~" D$ m& G& b8 ^$ {# W
* f3 _4 ^/ m% _0 M% U3 A不好意思 問題很多 因為剛學不久 很多小地方根本還沒了解 如果看不清楚我在問什麼 也請糾正我
7 p6 s7 P- n! k: u% ^0 P6 W! T/ O9 B% K9 Q; f1 X: X9 ?: m4 t
我會再詳細的解釋!!  謝謝!!
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2010-5-10 23:42:00 | 只看該作者
我學長說....! e# d- p: i$ a5 v/ u: k3 {
經驗很重要....5 v+ o( C; W8 q! j! l2 T2 ~9 J
N/PMOS的特性要看懂L/W
$ |8 [) X5 G" [' dR、L、C的類比跟數位的畫法也大概要知道...../ Z6 I$ I& e0 B% r0 k
還是去書局或圖書館找有關VLSI佈局技巧或CMOS IC設計等書籍6 _1 j1 ^5 p3 ~+ ~# A0 A
要馬花錢去CIC上課....
, r1 p, e" k) `會用hspice模擬的話 就自己模擬看看 那些面積大小的差異與好壞0.0( t; q$ ^5 R* v
我也是新手~學長都這樣跟我說= ="
3#
發表於 2010-5-14 10:28:31 | 只看該作者
我的做法如下,8 I6 Z: V8 N1 j9 x2 {& T/ S1 L
1.先考慮有沒有足夠的SIZE,若有我會讓digital and analog 吃不同的POWER and GND
" X- ]- S1 [# y! G2.至於POWER要畫多寬,其實應該以該circuit吃多少電流而定,我通常還會再大1.5倍1 D# S% X3 n  G" }
3.跨線的原則,clock訊號不誇MOS而且做shelding. s1 S: n5 n3 Z! H, ~# T
  OP input MOS 不能有跨線
4#
發表於 2010-6-3 22:50:43 | 只看該作者
THXS FOR 3F SHOWS!!!
+ n+ ]2 L. l8 `$ Z
3 f0 u2 F1 q4 I4 r! y3 K/ [IT'S VERY USELFUL
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-16 02:39 PM , Processed in 0.151009 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表