LDO问题

flying591

请问各位高手？

1：请问这种结构的LDO，单位增益带宽由什么决定，一般的LDO带宽要求多少？

1 J9 i0 C: t2 R: h2：运算放大器第一级的输出极点怎么估算？对地的电阻是ro7和ro10的并联吗？对地电容是M7或M10漏端的总电容吗？
8 g# f* P& {) M- j3 Q+ S# d( q' q& @
! z2 x: i; q. p4 h8 j- }* s3：ro7可以用仿真结果中gds的倒数估算吗？漏端的总电容是cdtot吗？




! D# I) H8 I! |7 k; ]
0 P& P. ^. z  t6 ^; e$ M
! u6 J& L7 J1 j- X/ h以下是 LDO 的相關討論:
Low Drop-Out Voltage Regulators
+ I7 v; ?! J+ ~8 @6 qRincon-Mora 《Analog IC Design with LDOs》
PMOS Low_Dropout Voltage Regulator Introduction
LCD Driver 設計術語簡介[Chip123月刊資料]
; j+ p- X- h; m) p; y7 N! YThe evolution of voltage regulators with focus on LDO[NS講義]
Design of High-Performance Voltage Regulators
$ r4 M. U4 |2 {, y3 z?教有?LDO的??
* c: [0 Y, |0 j' I1 K, H$ dLDO DC-DC分壓電阻的疑問(等比例的差異!?)
. r4 j7 {) z5 ]LDO??
3 q! L9 o& `+ K/ U" t, F0 m7 Z高?LDO ????！


: F6 \+ _  I6 B  }5 l  v+ A[ 本帖最後由 sjhor 於 2009-5-15 06:50 PM 編輯 ]

finster

你這是two-stage OP,需要作頻率補償,若沒有,會有振盪的情況發生
建議你要加一下會比較保險,另外,OP一定要看phase margin,你這個電路的OP的phase margin應該會有振盪問題
- J: a( q5 X# F- \1 u) g3 i
, F# a8 z  S2 z) I; @: \, ]另外,LDO需看負載的變化
亦即,當有負載電流時和無負載電流時,OP的phase margin均必需在45度以上才會是穩定的
5 B7 f; _+ o! h- @" W而至於bandwidth則看你的反應時間需要在多少的時間內穩定與反應來訂出

flying591

原帖由 finster 於 2008-11-2 03:22 AM 發表
你這是two-stage OP,需要作頻率補償,若沒有,會有振盪的情況發生
建議你要加一下會比較保險,另外,OP一定要看phase margin,你這個電路的OP的phase margin應該會有振盪問題
! {9 Y9 C7 b+ y3 k
  f6 N  V, @7 Z9 O另外,LDO需看負載的變化
亦即,當有負載電 ...

  _5 i5 X0 E; F" g/ X/ H4 s补偿那部分我没加呢，我就想知道单位增益带宽是怎么确定的，和什么有关系？例如GB=一个表达式。一般的要求GB为多少啊？
还有的问题就是2：运算放大器第一级的输出极点怎么估算？对地的电阻是ro7和ro10的并联吗？对地电容是M7或M10漏端的总电容吗？

3：ro7可以用仿真结果中gds的倒数估算吗？漏端的总电容是cdtot吗？
帮忙解答一下。

flying591

大大们帮忙看看啊!小弟 谢谢啦！！

finster

一般來說,我們並不會特別去訂gain會是多少,但至少都會是在50dB以上
* Y$ _2 @0 p4 s! t  r% I! O而phase margin在無負載電流和最大負載電流時,至少都要在45度以上,以確保stability
至於bandwidth,那就要看你的反應時間的規格要訂多少,然後才決定你的two-stage OP的bandwidth要設計在那個範圍
- r0 o/ m3 L: j' |: K) _
LDO的OP所看到的輸出是Power MOS,我並不明瞭你的第一級是指OP的第一級還是指LDO的第一級
在設計LDO電路中,我們都是先設好好OP的gain和phase margin,然後再把Power MOS掛上去模擬,然後再回過頭來再來微調OP的gain和phase margin,尤其是在無負載電流和最大負載電流的情況,此時OP均需要能夠正常工作且不會有振盪的問題發生
1 P: \0 {8 v' a. i7 ^* Y所以,LDO電路中的OP並不是一次就會決定好其performance,因為這顆OP需要考量到後面那顆Power MOS，所以在設計與模擬上需要來來回回模擬好幾次,而且也需更動修改好幾次,絕不是你一開始就能夠依照規格就設計好

kj.guo

LDO 因为其负载的变化很大，可能是电流，电阻还有电容负载
所以OP的稳定性要尽量check全面
3 F" d, }( T! t6 a( d, {另外PSRR也是LDO的一个重要考量参数。

flying591

大大们  能否按1，2，3回答一下，
$ y3 R0 T) L+ F整体的东西我都明白，我不明白的是具体点的东西，例如1，2，3！
# @1 m- V+ U( G) n& }* J
# V( J" _% _8 @1 B1 ?+ A[ 本帖最後由 flying591 於 2008-11-8 04:56 PM 編輯 ]

semico_ljj

建议你先把稳定性问题搞好，你的电路现在是不能稳定工作的！之后可以考虑提高带宽或者增益这类的问题！

flying591

为了相位裕度到60以上，需要将第1非主极点移到2倍单位增益带宽以外，不知道单位增益带宽的位置怎么定极点的位置啊？
$ @9 y$ m) o- ?& v2 z; j还有一部分补偿我没加上去，所以大家不要把问题盯在这个图上，这个图不是一个完整的LDO，我只是用它来做个例子来说明我的问题！

cgxcgx2005

你说的是两级运放的补偿方式，ldo的补偿方式有很多种的，还是应该先确定补偿方式吧。

gmcycle7

恩.....這個LDO顯然有穩定度的問題。
在你第二個問題中，我認為應該先要確定你的補償方式，因為有些書出是第一個pole，有些則否。
而且在某些補償法中，補償電路會影響到輸出阻抗。

ryanbowen40

3中ro7和漏端电容是可以这么算的