CDR 的測試結果求助

donlion

小弟我設計一個輸入nrz數據頻率為12M的，輸齣時鍾為96M的CDR電路，測試結果如圖所示，在輸入nrz採用一個6M的週期信號下，齣來的時鍾週期不穩定，數據不正確（這個可能是bandgap電壓偏差比較大，導緻參攷電流變大造成），在輸入採用8M的週期信號下，能正確恢復數據，但是恢復的時鍾週期不斷變化，並且顯示齣一定的週期性，有無做過的CDR的大大指點一下，給點建議，也好debug。ch1是恢復的時鍾，ch2是恢復的8M數據。

donlion

圖中ch1恢復的時鍾週期的平均值與按電路性能得到的128M一緻。