Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 12651|回復: 8
打印 上一主題 下一主題

[問題求助] 電流鏡佈局加的dummy問題

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-5-9 16:28:26 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
請問一下2 r) I( L( o# n1 y, o5 [4 P) k
在畫OPA的電流鏡時,要不要加上dummy嗎?# V" i) M8 |+ ?" ^+ p
如果都要加入的話,那是不是在畫OPA的電路當中
4 O7 d9 V' |1 k8 i單獨的一個MOS也是不是要加上dummy呢?
! i- @# b% C4 o4 R我目前畫的是0.5製程的佈局,我記得0.5製程的絕緣層較厚可以不需要加dummy% \9 Y3 ?/ L7 `% \" N+ b
可不可以請各位幫我解答一下嗎
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2008-5-9 18:21:02 | 只看該作者
踏入這LAYOUT領域才沒多久~如有說錯請多改正!現在製程廠都還穏的!要不要DUMMY來說.那要看看你所LAY的OPA是否很重要!再者RD有沒有要求!當然啦有DUMMY是最好的!但會浪費一些面積!
3#
發表於 2008-5-22 18:31:12 | 只看該作者
請問,如果90n 製程以下,dummy 與 device 共用 drain 而不是 source' c& {7 {9 V! Z+ v1 \

' J% F' \* G5 u& A/ v(dummy 一端與device 共用 drain ,另一端接到vdd & gate)# y6 w9 p. b% E1 i$ K8 U3 ]
# ]4 W6 `! U* e0 f1 ?( N: o
是不是會有漏電的問題?
4#
發表於 2008-5-24 15:19:53 | 只看該作者
1.dumy有很多種接法3點都接同一點(接地,接power,不接),mos都不會On,另外不會On,就是Pmos的Gate接Power,Nmos的Gate接Ground,Source和drain你愛怎接都沒關西,但不能接到short),另外有3點都不接,還有gate不接(這種不好,有漏電的危險,除非s,D有一點不接),反正Dummyru.就是讓Device不要On的接法,都能當Dummy,gate最好要接到電位(不能float),避免漏電0 s( N& R1 n# e9 r

" b7 A# }! e3 Z2.我個人是這樣覺得,一般Dummy都加在左右,其實只要Dummy Poly,就可以,  不用dummy mos,(你去看Ic照相就會知道為什左右,只需POLY)$ N* D1 W! t7 S( K2 Q4 Y; U
  除非你要準到不行,上下,左右都要加,那加Dummy mos才有意義
2 @* ?: {% K9 u7 r' Y, A  Q
$ w0 n! ]) {+ O3加Dummy還要看Lvs 會不會抓出來,一邊是netlist也會加上去,不然就要command file加option,濾掉dummy
5#
發表於 2009-10-20 16:23:25 | 只看該作者
一般Dummy都加在左右,其實只要Dummy Poly,就可以
$ X4 b4 h) ]) n; ^同意这种说法,要么你的精度要求的很高那就加吧
6 L8 b1 j& w: c$ {! W# d; J0 `我们一般是不加的 Leader说加不加没太大影响 不晓得
6#
發表於 2009-10-21 01:02:48 | 只看該作者
佈局圖形如果只是按照Design Rule進行繪圖者是佈局技術員; f* q  W/ W9 e7 K! r6 h
佈局圖形如果整合Design Rule+Design concept進行繪圖者是佈局工程師
' @) j9 J7 K7 I) G  B佈局圖形如果整合製程技術+Design Rule+Design concept進行繪圖者是優秀佈局工程師" R7 C7 l  R6 S6 o
佈局圖形如果整合製程技術+電學原理+Design Rule+Design concept進行繪圖者是非常優秀佈局工程師
# l) K+ r: v' B7 F- G0 F
" P9 w* }8 z% |" odummy pattern 和 dummy device之差異& C1 G* \$ t, r8 \0 ~% N
乃是因為製程技術不同之故,必須要從製程上去了解元件架構。: q* a4 p; ^% L3 X: O( b: @
單單以偏概全不夠客觀,不是優秀工程師應該呈現的
4 b/ `6 p; Y: y% g8 x在LOCOS製程技術採用dummy device可以獲得較好的效果
0 R4 a; |7 j# Q% V0 O1 C在STI製程技術就可以採用dummy pattern獲得相同效果
' ?/ x2 [/ N2 D# ~+ d7 S  h  j' |! h0 e5 h, _6 @% L0 z
只有完全整合,才不會誤解而導致錯誤的佈局# v# f# M" ^2 R+ o+ W; ~
以上是我在類比佈局設計教學課程中總是會詳細說明的一個項目
* ?  l9 [/ ]6 @. T$ z4 I5 F4 u5 k9 R: ^) u& f% A; U7 F2 `5 B
簡老師

評分

參與人數 1Chipcoin +3 +3 收起 理由
semico_ljj + 3 + 3 太精彩了

查看全部評分

7#
發表於 2009-10-21 10:53:41 | 只看該作者

回復 6# 的帖子

关键模拟器件都是要加的!
8#
發表於 2009-10-27 09:44:53 | 只看該作者
6#讲的非常受用。+ j$ G- z. |6 w) d8 C* E3 m- _
那么,加dummy pattern应该floating还是接到ground呢?
9#
發表於 2009-10-30 21:14:20 | 只看該作者
6#讲的相当好,真是佩服,获益匪浅!!!谢谢 分享!!!!!!!!!!!!!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-23 12:35 AM , Processed in 0.165009 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表