ESD Implantations of 0.18um CMOS

semico_ljj

ESD Implantations for On-Chip ESD Protection With Layout Consideration in 0.18-m Salicided
CMOS Technology

) i+ w. J! J6 H6 @+ U, sIEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, VOL. 18, NO. 2, MAY 2005

Abstract—One method to enhance electrostatic discharge (ESD)robustness of the on-chip ESD protection devices is through process design by adding an extra “ESD implantation” mask. In this work, ESD robustness of nMOS devices and diodes with different ESD implantation solutions in a 0.18- m salicided CMOS process is investigated by experimental testchips.

遊客，如果您要查看本帖隱藏內容請回復

tom2003

Thank you for your reference
- R; w8 ], F. Z- b) u7 H
$ P3 j/ T# m$ F5 I2 s; wHope this paper can help me to understand ESD depth!

htho55

最近也在努力學習 ESD 中...
謝謝大大的分享! 感恩啦!

hsinyuchen

最近也在努力學習 ESD 中...
$ `" R8 F, E8 J/ [8 |9 u% Y5 H謝謝大大的分享! 感恩啦!

marcuspan

學習 ESD 中~~大大的帖真好！！
; y1 f  c/ v/ X# u希望能有幫忙！

averyer

Thank you for your reference~真是好東西~謝啦

dylan8

這一篇有看過..算是寫的蠻經點的
真的是不錯的好文章

herokobe

從題目上可以評估內容應該有談到一些比較實際上的問題，感謝樓主提供。

shmiyi

CMOS總是比BIPOLAR脆弱很多
隨著製程往下DOWN
* I2 I$ y% A* c& d9 I/ XESD防護變成一個很重要的課題
大家不訪多交流

gao-995

學習一下，希望能有用

alienwarejian

學習一下，希望能有用

amilydoe

謝謝大大分享, 目前需要相關知識！

smile2441

謝謝分享資訊 , 充實自己的資料庫

傅偉豪@FB

這個我到現在還存在一些疑問耶
5 o. j. A( W" {5 h

Martin506

最近也在努力學習 ESD 中...   Q+ {- E! g3 ]# p* X % u5 [: W7 s: D1 Y- C( u* V7 {7 A! t謝謝大大的分享! 感恩啦!

3 r" g- J  y& d% L3 q

linda1518b

自學ESD要做專題阿~需要許多資料參考 謝樓主

1QA2ws3ED

感謝大大分享 最近也在研究esd

myokd

自學ESD要做專題阿~需要許多資料參考