請問unit gain buffer

小美

想請問一下版上的各位高手

) v# y" d  k1 D  _7 x$ h0 n% E; h! O+ S( i在電路中 為了取消級間附載效應或是提供驅動能力推下一級的電路

往往會接上一個UNIT GAIN BUFFER(常常採用op來做)

而在數位電路中 一個簡單的反向器

似乎也具有相同的功能
* [0 c* M" x% ?# r
那麼究竟兩者之間是差在哪裡呢？

4 J( Y' i+ `: W1 R7 b感謝各位囉^^

water100

數位反向器不行
想想反向器的輸入輸出轉換曲線 & 轉態點
! s3 P1 s# K. z) f曲線上 在轉態點附近的斜率是很陡的 所以你輸入一個值  inverter輸出總是很快的clip在Vdd or gnd
7 G" T' s; Q6 k  [' o  {輸出根本無法follow輸入訊號  所以還是得必須用OP虛短路+負回授的特性去做buffer

此外 用比較類比的角度想 其實inverter的轉換曲線，那很陡的斜率就是gain !! 像OP一樣的gain
OP開迴路的時候因為有極大的gain 所以輸入只要有一點變化(幾mv)  OP輸出就會飽合
開迴路的OP 特性其實就跟inverter一樣~!!

小美

感謝WATER大大的解說 讓我受益良多

6 A4 f- F* W" f想再請教一點就是說 以要設計在IC內部的unit_gain buffer來說
2 K. ^' ]9 c* E; P
需要注意的OP特性是哪些呢？架構上來說 又以何種較為適當呢？

目前我採用的是TWOSTAGE的形式，有加上補償電容和相位回復電阻

但是我發現 BUFFER無法將我前一級電路產生的訊號完整的傳遞至BUFFER的輸出端耶
3 b; K7 `0 t& n+ F4 F3 l
我有檢查過OP內部的電晶體都是SAT 增益大約有90dB 相位大約50幾度
5 O. H$ [7 U, v! Q6 d1 D
前一級電路出來的訊號是一個大約50mV的電壓差

請問這樣問題會是出在哪裡呢？感謝各位的耐心回答唷

water100

請問你補償電容用多大呀~  請問你有接成unit gain buffer的型態 灌一個方波 看輸出是否能追到該方波嗎
要先測試測試你的OP能否使用

小美

WATER大大所指的是OP的SR是嗎？

如果是的話大約是20V/us左右

3 ?0 e  H! Y! z% h; y補償電容大約是1PF這樣
2 ?8 F' ^  g# `
感謝你的回答唷

shangyi

看一下你的UGB是多少...

/ q* h" Z# J; c  {輸入訊號速度有沒有超過UGB!!

小美

關於這點我一直有一個疑問

究竟輸入訊號的頻率是要滿足小於OP的3dB點頻寬
5 Y0 X7 G2 t0 F6 P5 s! s5 T) Q0 S
, \# C- ?5 J( v0 \- d還是要小於UGB呢?

, a& K- V7 M! @" L6 H/ r照理來說unit gain bandwidth不是已經衰減到0dB的位置了嗎

momoycyc

over unit gain frequency
你應該沒有gain了吧，那+端還會等於-端嗎
應該是要UBG左邊吧
個人看法

shangyi

下圖是一個增益60dB UGB為1MHz的放大器
; }, p' o" S. h+ `
( Z' [; z. U. r8 |3 ]接成unit gain buffer組態 輸入一50mV方波訊號

訊號頻率為100K, 1M, 10M  模擬結果給你參考!


% f- w; w7 C& H* m$ K3 o# C8 u
0 {7 R' q+ B6 u7 v' `
% r- R& B1 Y8 O: j  K

semico_ljj

学一些..

dennyichen

請問一下, op 頻寬是不是分兩種, -3dB 跟 unit gain bandwidth (the freq. when gain is o dB), 兩種的差別在哪, 又運用在哪裡, 聽說開迴路的OP 的頻寬要看 unit gain bandwidth, 閉迴路須\看-3dB, 是嗎, 有這回事嘛 ? 如果不是, 那這兩頻率對開回路與閉回路的 OP 各有什麼差別?

小美

關於這點 我想提出我的一些想法

+ c! Q$ T$ {' D& }. t若有錯誤的地方懇請各位大大指教
8 w( b6 |. Y: m
基本上OP的OPEN-LOOP GAIN(A0)在一個電路系統中

常常是希望他越大越好(當然必須考慮一下其他OP的特性)

: V7 D, W, ^) [4 N畢竟在電路系統中 我們希望OP是盡量裡想的(增益要無限大)
/ ^5 j; L- ^5 T5 w8 M5 Q2 t
; B3 ]0 ]- [9 L; ]6 n) U1 V但是事實上做出來的電路增益不可能無限大

: J( a% u) n6 n$ p5 a0 Q2 c所以常常會需要考慮A0不是無限大時，對電路造成的影響
9 r+ _5 h6 i, s/ V& r
% O9 o" w4 z" Z) N, J! A然而又以整體電路系統來說 OP的應用較少是處於開回路狀態的
: f  @! q, Z" Q# P
大部分都是閉迴路  以回授放大器來說
' t2 c( [6 i3 L: X6 o4 y4 q5 c
6 c6 _3 L2 O9 h! Z' F/ D閉迴路的增益就必須考慮回授電路(B)和A0

同樣的 當你的A0越大時 增益變得就只和回授電路B有關

但是究竟在什麼情況下必須考慮3dB點的頻寬

+ {6 P, K6 b! n何時要考慮單增益頻寬(unit-gain)
" |* }, X) i. `2 H" b
我也並不是很了解 這部份懇請各位高手來解答一下
# D& M$ {! D" a! w# n1 R8 W
以上潛見 若有錯誤不足之處 也請各位不吝指教

謝謝

hoodlum

小弟的淺見,也來跟各位大大分享一下
6 {/ \/ d8 A, o. jOP的開迴路3dB點為主極點,其位置關係到OP的穩定度,
UGB的位置也跟主極點有關,當主極點往高頻移動,UGB也會
( T( I: @6 d  ~9 @2 w; N6 ?7 m往外推,但是伴隨而來的就是會讓nondominant pole跑進
UGB造成系統不穩定問題,兩者在運用時是伴隨著考量的,

另外此討論串討論的是unit gain buffer的問題,在OP
接成unit buffer後型成一個直流增益為1,且閉迴路3dB
點會落在OP開迴路的UGB的頻率響應結果,所以當輸入訊號頻率超過
OP開迴路UGB訊號傳遞就會有問題因閉迴路gain已經小於1了, 這應該就是shangyi大大
建議check UGB的原因了,也是dennyichen說的閉迴路要看3dB點的理由

5 D& r! n9 y. e2 Y# `# t; s1 z以上是小弟的淺見,若有錯誤,希望有高手補充
謝謝!!

semico_ljj

unit gain buffer 主要看UBW的！

li202

原帖由 shangyi 於 2009-8-21 02:07 PM 發表
7 S; w' s  L& c* h9 T8 Z: m下圖是一個增益60dB UGB為1MHz的放大器
5 x/ [& h% O/ @
接成unit gain buffer組態 輸入一50mV方波訊號

訊號頻率為100K, 1M, 10M  模擬結果給你參考!
0 ~9 x! |0 q, A5 z* e+ ?" W

7661
0 B: S3 R& q( ~2 p
7662

/ K, _. s# y2 {$ x" `0 i1 a& S
) N$ p) u# C4 w; j
( r# C( o1 a$ _: b9 K3 k  S+ u9 _高頻要注意一下SR,
% ]! J9 A% C# f: C/ ~4 e  N* M, N% Y即使頻寬夠大,SR跟不上,波型也會失真