高壓 ｌａｙｏｕｔ 問題??

GU

對於高壓 ｌａｙｏｕｔ 有幾個問題想問一下

1. 高壓 與 低壓的MOS，GND能否共用，VDD一定不行共用??
/ J$ R0 ^% i* {* K1 [, l/ W- ~
" G, |: i( ~+ X" X; ^8 l- I2. 高壓MOS 有一層OD2 他是要把VDD與GND包起來??還是與VDD與GND要保持距離??(都符合RULE的狀況下)

3.加問一題DNW的用途是什麼?? 該如何使用??

6 m1 w/ A6 M' k' s+ G2 m. v
請前輩 幫我解開一下問題       謝謝

motofatfat

1.GND 通常會接在一起
; P0 Y0 I4 C* ], {2.通常是要把 mos 整個包起來
% b% C$ T+ i2 ]3.通常整各晶圓都是 P_SUB 用 DNW  可以再深層做出一個空間
再DNW 上 NMOS BODY 就能和其他 的 NMOS 的BODY分離
會比較乾淨

cakejoy

GND端通常都會接在一起，
至於VDD端的話，有甚麼用途會想把HV和LV的接在一起嗎？
# {2 F2 l% p+ m- _5 R因為除非你兩者的POWER SUPPLY都是來自於相同的電壓來源，儘管如此在製程方面，還是要區隔開來！
) Z  |- C0 n4 k; T4 S/ q: h- q; E只是這樣為何不直接使用LV元件，或整體HV元件就好？
2 p7 q% u& H7 e# |  P6 `DNW就像motofatfat講的一樣，利用TRIPLE-WELL的方式，去區隔不同WELL層的電位！也因此如果你的BODY和SOURCE電位不同的話，就要區隔很多層WELL才能達成！