除頻器

asdtryzxc · 發表於 2013-4-16 20:52:52

除2
module div2 (
11 input    clk,
12 input    rst_n,
13 output reg o_clk
14 );
15
16 always@(posedge clk or negedge rst_n) begin
17 if (!rst_n)
18    o_clk <= 0;
19 else
20    o_clk <= ~o_clk;
21 end
22
23 endmodule

不懂這在做什麼?

除4
module div4 (
11 input clk,
12 input rst_n,
13 output reg o_clk
14 );
15
16 reg [1:0] cnt;
17
18 always@(posedge clk or negedge rst_n) begin
19 if (!rst_n)
20    cnt <= 0;
21 else if (cnt == 3) // 0 ~ 3
22    cnt <= 0;
23 else
24    cnt <= cnt + 1;
25 end
26
27 always@(posedge clk or negedge rst_n) begin
28 if (!rst_n)
29    o_clk <= 0;
30 else if (cnt < 2) // 0 ~ 1
31    o_clk = 0;
32 else             // 2 ~ 3
33    o_clk = 1;
34 end
35 endmodule

不知道這些程式的原理  可以講解一下  3Q

houmze · 發表於 2013-6-28 13:47:50

除2
module div2 (
  input    clk, // Clock 輸入腳位
  input    rst_n, // 重置輸入腳位
  output reg o_clk  // 除頻後Clock 輸出腳位
);

always@(posedge clk or negedge rst_n) begin // posedge 正源觸發；negedge 負源觸發
if (!rst_n);
   o_clk <= 0; //當rst_n=0時，o_clk=0
else
   o_clk <= ~o_clk; // o_clk 反向(not)
end
endmodule //endmodule程式結束

有錯請指正！

		自動登錄	找回密碼
密碼			申請會員

[問題求助] 除頻器

本帖子中包含更多資源