關於VCO的電容layout

laasong

小弟在畫VCO的layout時遇到了這個問題,問了其他人  他們都說沒看過這問題
7 V) R* k% T+ ?7 q8 ~只好在這求助於版上各位高手們 我只知道是問題是電容的部分  卻無法找出問題所在orz

  i0 c& k3 S2 Y; M7 E2 C
! G$ y# r9 v0 H/ [' }4 ?: y[ 本帖最後由 laasong 於 2009-7-29 04:26 PM 編輯 ]

minzyyl

1,確認下layout中到底有沒有這個電容

2, 如果電路中還有類似的電容被識別了, 比較下識別的電容和這個電容的區別
4 \4 G8 [4 {" H" L- p3 w- F
3, 模擬下layout中這個不能被識別的電容環境, 單獨做一個layout,只有這種電容,(可先單獨一個電容模擬,如果通過,則把周邊環境逐漸加上,例如原layout中兩個電容有一端是merge在一起的), 看能不能被識別.
8 k. C: f' X& K, P! _, @  P; `. z1 a
4, 如果單獨能識別,而加上周邊環境后不識別,則可能是command file有問題,或者layout中的電容有了多餘的層導致command file無法識別。

5 [+ A' z6 m1 P* V. Q7 c) P$ D& N綜合以上應該查不多能找到問題所在了.

小朱仔

除了上述大大所說,
- z7 q  @2 f3 {小弟建議可以檢查一下SPICE Netlist,
確定一下 model name是否正確後面的電容值寫法是否正確,
若不正確也會造成找不到電容的狀況,
參考看看~~

laasong

單跑一個電容也是有一樣的問題   我快哭了
# g4 Y( g% G* r. X好不容易每個block都畫好  卻出現這種問題
% T6 I7 R8 Z4 ?& n+ F; F* l* G: S7 w但同學的卻不會這樣

uurtu666

這是屬於屬性錯誤,先檢查你的電容值是否有錯誤,或是netlist檔中對於該電容描述是否與你拿到的電容值有出入

gyamwoo

你的電容是用wos的話，layout裡pdk叫出來的也要是wos的喔。
8 e  C! d$ Z; N6 C' g' }還有你用pdk的話，沒理由會出錯。檢查看看lvs rule

laasong

我把整個資料夾重新換過  然後製成檔也更新後就沒出現了
4 n6 m6 l& Z2 R' T8 k# [8 V1 v: b- Y( o3 c
可能是我之前設定的時候用到舊的  
* d) C6 R" {5 k9 [1 H
( [# X, c) f% m0 y4 L) @不好意思 麻煩到版上的高手們orz