請教一個LVS的問題

langrange

calibre做過LVS之後
顯示Error：Connectivity errors
而後在DETAILED INSTANCE CONNECTIONS中有如下信息：
3 ~+ {# C/ a/ V2 CM0（4.600，2.200） MN（NMOS_5P0）                           XI0/MMN1 MN（NMOS_5P0）
. z. o" y, J; K$ W              g:5                                                                                   g:XI0/net17
                     s:5                                                                                   s:XI0/net17
3 O1 K9 }/ k6 C8 y! F9 Y                     d:VSSA                                                                             **VSSA**
5 n. k# }) t# z0 {) Z1 @( `                     b:VSSA                                                                             **VSSA**
. z+ }! r" K- `$ E. z* Z  M                   **VSSA**                                                                          s:BIAS
                   **VSSA**                                                                          b:BIAS
1 J9 V8 ]' ^( M( O% _開始我覺得是MOS管的pin連接錯了
/ P9 P, h( I2 f+ D/ p* d" O後來看了layout和source的netlist，裏面是這麼寫的
layout中：M0 VSSA 5 5 VSSA
4 ]# d1 V: p) }& r: Asource中：MMN1 net17 net17 VSSA VSSA
在兩個netlist中，這兩個管子都和BIAS無關，但爲什麽上面會顯示MMN1的d和b接到了BIAS上？
8 G( h3 ?% V! o4 y5 O( j9 ~我的錯誤在哪裡？請各位指點，多謝了。

o_alice

感覺M0的source 接錯了.
: w+ j! Y4 J8 ~9 W/ b3 PNetlist  中: drain  gate  source sub
, C3 U9 @# Y% C# V6 X                          Net17  net17 vssa   vssa
4 C9 f0 R' F" T8 |0 t) IDrain 與gate 接一起
但是layout中把 gate 與 source  接在一起了.

langrange

問題已經找到了，還是自己太粗心，在symbol的連接中有跟線連錯了