設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › VHDL同步碼框信號傳輸

發新帖

查看: 3171|回復: 0

上一主題

下一主題

[問題求助] VHDL同步碼框信號傳輸

電梯直達

跳轉到指定樓層

1^#

發表於 2008-1-22 09:33:00 | 只看該作者回帖獎勵

回帖獎勵

|倒序瀏覽 |閱讀模式

目前使用MAX II 1270

需要用VHDL寫一個同步碼框信號傳輸,由clk 當輸入腳,en,data 當輸出腳,隨著clock同步,輸出一同步信號 en(一個CLK週期脈波),接著下一個週期,由data腳輸出8bit資料(如"11110000").給另一個串列資料阜來接收,請大家指點個方向,或是可提供些資料,感謝...

分享到: QQ好友和群 QQ空間 騰訊微博 騰訊朋友

收藏0 分享頂0 踩0 分享

回復

使用道具舉報

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-12-29 09:20 AM , Processed in 0.151009 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表