DLL前模擬的jitter

cutebear2527123

各位高手好~~
  Y: L9 |9 Y8 @6 V6 {5 H( G
7 D+ C$ T/ F% B1 D+ G我用Hspice要在前模擬做一個jitter小於10p的DLL

這是我用來測jitter的語法
5 N% Y% a: Q9 b, K  K2 u.PARAM per='週期'         
8 E/ J# z. R& m6 l/ }  d# S3 ].PARAM tim='開始時間'
; O) q5 |9 [* h% J* b( G) B.probe tran eyetime=par('.5*(sgn(TIME-tim)+abs(sgn(TIME-tim)))*(TIME-tim-per*int((TIME-tim)/per))')
) e9 R3 n. C+ q; V$ \" V
整個DLL測出來的peak to peak jitter是25ps
+ _) t3 s6 m% _1 i
我一直改Phase Detector、Charge Pump的特性但整個jitter都無法改善
/ V0 X8 `1 U& D1 U/ ~* l7 k# z
後來我用上面的語法去測VCDL這個區塊的jitter，出來的值居然也到2Xps
0 }3 l. P( q. S$ s0 p+ Q9 o
也就是說在VCDL的控制電壓是定值的情況下還是有很大的jitter
# O8 H6 j( ]  O% i5 h
& |* w% w" N2 d6 K. J: c我想問這樣子VCDL可能是哪邊出問題呢?  還有我量jitter的方式有沒有錯?


8 s) F' \, [2 A# F; R, F
如果還需要什麼資訊的話我會盡快補上的，謝謝大家>"<

finster

你DLL的操作範圍為多少?
你每一級的delay cell的delay time又為多少?
$ S, U/ Z  Z- F4 G: t7 u你的DLL的delay cell共用了幾級?
. N* T) m- U; z( }6 u有了這三個資訊之後,再去測試一下你的delay cell在可以工作的電壓範圍內相對應的delay time各為多少之後?
1 F8 F9 p' i5 u就可以稍微推斷出delay cell可以在多少的delay time下工作,亦即可以推算出jitter大概會落在那個區間

gaojun927

spice的语法不是很熟。不过如果按照你说的，给个固定控制电压vcdl也有很大的jitter，那就得考虑1.是不是测量语法有问题，这个可以通过手工在波形上测量对比一下。2.仿真精度有问题。这个可以考虑调整一下仿真精度。

p12345q1

http://www.chip123.com/forum.php ... 8&highlight=DLL