quartus II 使用問題

happpyend

請問在quartusII上面, 假設小弟希望寫一個ring oscillator請問該怎麼實現???
  i" I! ~# p# F2 ~6 d0 |' k% J+ R
因為不管我用stucture或schematic方法, 經過tool compiler後, 它都會自動幫我把串接的inverter

, a- B% R( t8 R& ^' {給消除掉, 請問該怎麼辦? 有什麼辦法能夠讓我的電路完整的不被tool給最佳化呢?

如果說在DV上我會使用dont touch的指令, 可是在quartus2上我就不會了, 煩請各位大大解惑

感激不盡

sieg70

可以用 keep 的attribute把 NAND gate間的node給保留下來.
8 p$ R  c* \3 ?/ v0 U$ Y4 `5 }
. l3 U' ^3 z5 E  A: \  i/ S在FPGA上實現 ring osc 不是不能作, 但不會像 asic製程那樣容易分析, 以FPGA的習慣用法來說, 並不鼓勵這樣作.

[ 本帖最後由 sieg70 於 2008-5-2 11:03 AM 編輯 ]

happpyend

比如說我的code如下:

module firo( run, Dout);

! E1 O; X, U; f/ M+ k* r" ~7 e: @input        run;
output        Dout;
$ [( h' |* k2 L( j, [# e4 {
, x. ?2 t, v  F# T, S# ywire run, Dout, w2, w3, w4, w5, w6, w7, w8, w9, w10, w11, w12;
wire w13, w14, w15, w16, w17, w18, w19, w20, w21;
, A5 t; A) N$ J4 \" ]* e
nand na1(w2, run, Dout);
1 P1 E8 N# ~$ r, w' }7 S: uxor x1(w3, w2, Dout);
' {" v: H0 Z# R3 D& b9 Wnot n1(w4, w3);
not n2(w5, w4);
  b4 A3 w: f$ S5 X9 \, cnot n3(w6, w5);
not n4(w7, w6);
5 h; M% e: g- Nnot n5(w8, w7);
/ \5 N1 q# V* h) i+ ~not n6(w9, w8);
not n7(w10, w9);
xor x2(w11, w10, Dout);
not n8(w12, w11);
- ^+ G6 Q6 u( Q6 E, m( `  gxor x3(w13, w12, Dout);
7 M& ]+ ~4 T; X. c) ^not n9(w14, w13);
xor x4(w15, w14, Dout);
not n10(w16, w15);
: t0 R9 c5 L0 Y" D3 Z  q2 qxor x5(w17, w16, Dout);
not n11(w18, w17);
. b' e6 d' R1 r3 O7 ~$ xnot n12(w19, w18);
0 R/ H) K! L  g& p* c( Qxor x6(w20, w19, Dout);
not n13(w21, w20);
2 s* \$ ?' `3 b+ L3 ~4 dnot n14(Dout, w21);
/ Z! @2 W# c* _* ], j2 W9 T# _
, S8 V% L+ l/ [% W/ \9 \& Bendmodule

$ }/ u/ @& \9 Z: O( b那我要怎麼加所謂的attribute 才能夠keep我的電路呢?
1 }: g2 U5 i$ I) a6 a5 S不好意思,因為對此不甚熟析,希望大大能夠做個範例指導,這樣對初學者的我能夠較快上手
, G7 Z8 U: u0 `" H4 G$ {2 M
感激

jason_lin

keep語法,你試看看吧!
Example 8–43. Verilog HDL Code: keep Attribute
- x4 }  a# k8 {) r  bwire my_wire /* synthesis keep = 1 */;
4 G* R. K, i1 j7 H4 }2 [$ Z* o
Example 8–44. Verilog-2001 Code: keep Attribute
(* keep = 1 *) wire my_wire;
# |) p+ s6 n2 h) U' i' ]+ W% J
Example 8–45. VHDL Code: syn_keep Attribute
signal my_wire: bit;
attribute syn_keep: boolean;
attribute syn_keep of my_wire: signal is true;
: ~* u- n$ t. {; \) c
附上Quartus II的handbook片段,如下: