Flash ADC 設計問題

waylanwaylan

各位大家好，最近我在做flash adc 遇見了許多問題。

目前小弟在做"A 6-bit 1.3GSample/s A/D Converter in 0.35-um CMOS", BY Michael Byung Choi
2 m; \/ V9 s& f8 h
/ n# c6 s# p2 u- ~- C但目前案照論文上的電路模擬，大概只能模擬到Fs=600MHz,Fin=50MHz(ENOB=4.1)
0 n+ I0 Q6 v' T; B/ w
卻無法像論文中一樣，可以取樣至1GSamples/s？

. \/ r5 o! F; x% T5 P7 l不知道是何種原因呢？

# U+ P4 u$ C0 [1 o% E
ENOB是使用"SPICE Explorer 2007.1"，但我不清楚正確度是否準確。

0 c/ S% I4 Z" \所以我有另外找MAXIM網站的一些資料。
$ \& I% s* A/ U0 A% l% L
! a* r6 I8 g! ]" J, Q/ |"Histogram Testing Determines DNL and INL errors"
( n( K2 v* V/ j0 w0 A
1 {8 q+ i$ I. p7 \/ s但我卻不知道如何使用裡面MATLAB的程式，
5 g3 [+ g  G# m7 Z
是要輸數"0001、0010、0011"的二進制碼，還是"1、2、3"十進制的呢？
. p6 u; {6 a& v# f
* {: ?+ {2 ~# n# r$ I
- [8 {$ j2 M% U( h) g以上小弟的問題，若有人有做過，可以分享一些經驗給我，好讓我可以知道與明瞭！

  H% c& P( m8 U) K8 b4 M2 z8 Q感恩。