Verilog testbench直接載入BMP檔

walltsou

最近在做FPGA影像處理。發現測試影像載入沒有好方法，自己寫了一個。發表在自己的部落格上
3 f- M8 h0 F: h3 I4 J7 u. x: g+ X* Dverilog中讀取BMP檔
0 e, }% e1 z0 v1 n程式碼如下：

1. module test;
   
2.   integer fileId, i, cc;
   
3.   reg [7:0]  bmp_data [0:2000000];
   
4.   integer bmp_width, bmp_hight, data_start_index, bmp_size;
   5 I' b: M  Z+ C3 h
5. 
   
6.   initial begin
   0 c4 G3 o' Z8 U; w) ?1 u9 D7 c
7.     fileId = $fopen("gray.bmp","rb");
   ! ~) Y- i; u4 [! l9 m" g- G
8.     cc = $fread(bmp_data, fileId);
   
9.     bmp_width = {bmp_data[21],bmp_data[20],bmp_data[19],bmp_data[18]};
   & Z; d: d6 z; K$ L6 B# u2 p
10.     bmp_hight = {bmp_data[25],bmp_data[24],bmp_data[23],bmp_data[22]};
    6 |& R/ x' Y* U7 {* p  R. A8 W* d
11.     data_start_index = {bmp_data[13],bmp_data[12],bmp_data[11],bmp_data[10]};
    
12.     bmp_size  = {bmp_data[5],bmp_data[4],bmp_data[3],bmp_data[2]};
    
13.     for(i = data_start_index; i < bmp_size; i = i + 1) begin
    ; w" f0 A6 ]) b6 `. b
14.       $display("%h",bmp_data[i]);
    5 H5 q$ n# P9 j& ^+ v8 \# O, T7 K
15.     end
    % D) R: D$ i/ o9 n" s" V  U  z
16.     $fclose(fileId);
    
17.   end
    1 x( p6 b8 |9 W' V8 y. A
18. endmodule

複製代碼

資料格式沒有解開，要用自己排。

fufu1119

感謝分享, 有機會也來試試看, 我之前是將圖檔轉成文字檔, 然後在讀進系統做模擬使用.

alfred99

Thanks a lot!!
學到東西了!!

KaiChuinLim@FB

注意讀到的影像是反的(下至上, 右到左)