bandgap無法將壓差降低

layoutarthur824

近日在調bandgap
可是卻卡在壓差不能降低導致ppm過高
.35製程
0 P  L5 _& L* P7 h2 yop db65
( |6 \" S  e/ Z4 z& N" W; v不知道毛病是出在哪  按公式try了很久壓差始終在0.4v
不知是OP還是帶差出了問題??
請各位大大幫忙


以下是 bandgap voltage reference 的相關討論:
bandgap voltage reference?
bandgap voltage reference?
關於CMOS的正負Tc
8 a6 D* u; p& c$ S$ {如何在CMOS process 中做好溫度感應器?
請問有關 bandgap 內 op的 spec ....
bandgap的模擬問題 (單N,PMOS組成)
BandgapDC扫描温度特性时,不能正常工作
! I. a8 N( V& t
/ e* n5 |3 w- j% S

* ~3 c" l9 U  [4 y2 [9 S) I1 a[ 本帖最後由 sjhor 於 2009-3-17 05:52 PM 編輯 ]

gimayon

如果你用的 bg 是一般型的 (vref=1.25)
3 d: o7 P8 z" s  |似乎提共正溫度參數電阻不夠
7 E, J- s6 o" m/ Q# K0 _至於高溫上拉 只是 op 離開工作區造成的

如果是零溫度電流型  把 決定電流的電阻加大試試...(delta VBE 那顆)

layoutarthur824

回復gimayon大大
我用的一般型的BANDGAP(VREF=0.8V)
$ t9 e8 }+ c; ^/ }0 \0 JOP離開工作點是指沒在飽和區嗎?
  c, a4 Q- |# a3 J# ^這樣的話我OP要怎樣讓他進入工作點讓模擬高溫時拉平
我才疏學淺  麻煩指導  謝謝你

gimayon

我所謂的一般是指 vref = 1.25

( z1 Q5 H# w+ v$ v! V$ J你還是秀圖吧~~

: @. S" A) n8 E2 U4 [+ e& A. Wmos 的 L 不要用太小 否則高溫時漏電流很大 會影響高溫時的 vref

layoutarthur824

TWO STAGE OP:

帶差:

大大如您說L加大,所以我就將OP的M7的L從1u變至3u
" \1 d3 C3 O1 t0 [. ^確實高溫時會下拉了(三VREF:SS FF TT)
% X- j4 V$ i( {; u
但是我的OP增益卻下降到很低
1 i2 r& d# Q8 c4 Q壓差都維持0.6V,之後FF SS TT卻都會差很遠
; U5 ^2 @2 ]9 u請問大大:
1.有什麼辦法可以讓SS TT FF這三種模擬值可以相近?
. i; s/ }: F4 E2.我想將壓差壓到0.01V~0.02V?
3.M7(TWO SRAGE)的L提高但OP的增益卻下降了,是我動錯顆MOS了嗎?
現在正苦於以上幾點,始終try不好,麻煩大大不吝指教
' Q" `* y$ B, V) q: N9 b
[ 本帖最後由 layoutarthur824 於 2009-1-14 03:47 PM 編輯 ]

gimayon

你這是什麼鬼電路?
* Z- A9 [" ]- c5 |9 y3 g
下圖左半部是幹啥用的? start-up?
# x5 l* N8 a! }. H( z! ]8 d
如果是? 你肯定 start-up 後 上左2那顆能關閉?
5 v1 }' s+ J( G1 s" a
如果不是...還請指教是幹啥的...
8 Q5 ]5 u9 i# K. N# W7 \
' |2 O/ a8 i, I& o+ u6 G你的 op bias 電路對溫度影響很大 換掉吧

finster

1. 建議你先把start-up電路拿掉
2. 請標註一下你OP的output是接到bandgap reference circuit的那一點
3. 請看一下你上面那兩顆PMOS的Gate電壓在正常運作下其電壓為何?因為有可能你的OP的input的端點接反了
4. 你的bjt顆數比為多少?你的電阻用那一種type電阻,其阻值又為多少?
  Q9 m: [* q) b: N5 X5. 你上面那兩顆PMOS的size為何?

layoutarthur824

回gimayon大大
& ~+ v/ U2 h& C4 F6 t1 d下圖左半部是 start-up
$ {; ~- Y# D3 S4 y正常工作時可以使我的MS3在截止
請問為什麼說我的op bias 溫度影響很大??
; h. v+ g2 R& }: |2 R% C(該點變化量我剛去模擬在2.42~2.27V )
" c, k5 @9 E1 T5 G1 }, }' m- |主因是什麼呢?我真的不知道,麻煩請解惑?
' ^  C5 q7 K! r( f/ s! e因為不少人也是用這種電路當bias的

. @& J* g  p0 q  C回finster大大
我的M1M2的GATE 電壓範圍是在2.28~2.08V
以下是我反接VINN和VINP的結果 FF是0V失敗的沒點出,(黃色SS褐色TT)

我的bjt顆數比為8:1
, L; l; ]' l0 k. G1 r+ Q我的電阻是用ND電阻,其阻值我列上圖了
我上面那兩顆PMOS的size為w=2.1u  l=0.7u

( I1 J! s5 a$ k# I! p! `[ 本帖最後由 layoutarthur824 於 2009-1-15 04:46 PM 編輯 ]

gimayon

通常給 PMOS 的 電壓都是 HI LEVEL , 你調轉態點把 INV 輸出為 HI ?

根據我的經驗 這種 BG 比一般型多一種穩定點  就是穩定在有小電流流經兩旁電阻
+ \' c% J+ o- N* H8 n/ a2 s$ i
6 Z5 `- x' n. e4 S3 ]- A  f9 V此時 OP 的兩端電壓會相等 電路就穩定
1 b1 S0 q2 G; p( {' e6 r9 }
* X  o, U) h: }# M6 @* ?6 \' k6 v所以我都是用 OP 輸出端外掛的電容當 START UP

+ ~" C8 Y5 W) C6 b0 l  B1 M因為上電瞬間  此電容是定電流充電 與 VCC 會有很大的 電壓差
4 [- B- _3 ^& a% b! Y
2 V2 W* k* g+ a, M加上 BIAS 也要啟動時間   所以應足夠 START BG
0 _3 i/ u/ l: d8 }( i
也為了穩定 我會用 OTA 架構 OP  因為它的主極點在輸出端
5 k, y0 m% F- t+ o2 c3 `. b
! d# J0 `! x( g0 `BIAS 下端 掛 PNP 能幫足改善電流對溫度變化  RAZAVI 有寫

建議你看看 MS3 的流過電流對溫度     

! u& ~: o. d" u* l, a.PROBE I(M*)

layoutarthur824

謝謝各位大大幫忙~我終於TRY出來了
  V: S% J) u; H+ K. W1 t! W& y最後是調帶差電阻比例和帶差的電流鏡
我是正溫度電阻和負溫度電阻沒做好比例關西

JUI

謝謝大大無私的分享，感恩