關於Quartus II這套軟體

day766

因為自己學校的Project，所以接觸了一些IC設計的軟體。現在在用的是Quartus II V6.1，至少可以順利的從Compiler到測耗電量了。
$ ~5 @9 J! _0 A, l- d3 @這套軟體比較特殊的地方是，不需要寫Testbench就可以看元件的波形，算是滿方便的；另外，有些普通的VHDL語法在ModelSim和
* |; `9 \* Z, t8 I* xA-HDL中是OK的，可是在Quartus II V6.1可能會出現問題(上網查說是Atera跟其他軟體不相容之處)。但由於還在摸索中，所以對這
套軟體的全部功能不是很了解。
) ?5 Q* p) M4 n. f3 l" h9 I
$ d) ^# q0 l# w, O' I因此，想請教版上先進，對於這套軟體的評價如何？以及分享一下使用這套軟體的心得。

Cappuccino

我是自己寫verilog設計和testbench，simulation會用NC-verilog
; @! d* a( y3 P$ j1 g所以Quartus2只拿來當FPGA合成工具
經驗是大設計的話，其實6.0會比6.1/7.1都要好跟穩定
, Z& V4 w0 |; r4 LQuartus2 6.0的好處是關於synthesis constraint可以吃跟Design Compiler 樣的格式
就是.sdc檔(Synopsys Design Constraint)
& q1 o. c: R' O/ w7 X8 X: ?這是目前Synplify Pro還沒辦法的地方