Cortex-M0/M3/M4 Source Codes

sinoicboy

Cortex-M0/M3/M4 Source Codes

iconstart@gmail.com

7 B" d, w" I: O2 P! p├─AT420-DA-03001-r2p0-00rel0
; s: E4 B- w0 m. i1 q. v# E4 g│  └─docs
7 J9 j7 k6 }$ T% V+ e3 ?0 Y+ F4 W│          DDI0337G_cortex_m3_r2p0_trm.pdf
│         
├─AT420-DC-02008-r2p0-00rel0
% L4 Z4 z* H" ~( P  A" N5 E4 }9 U│  └─docs
" b; P8 i) o$ L% ^) [' x│          DII0194A_cortex_m3_r2p0_csg.pdf
$ ?, Z4 @2 O$ p/ J8 v│         
├─AT420-DC-13001-r2p0-00rel0
│  └─docs
$ {  l6 M1 }+ c' S* e
│  │  │          CM3CodeMux.v
│  │  │          CM3flashmux.v
│  │  │          CM3ROMTable.v
│  │  │          CortexM3Integration.v
# G. G9 H1 ?# j7 Z" r│  │  │         
│  │  ├─dapswjdp
│  │  │  │  README_DAPSWJDP
4 ~) R* }. u% }│  │  │  │  
│  │  │  └─verilog
│  │  │          DAPDpApbDefs.v
│  │  │          DAPDpApbIfClamp.v
4 V8 E* j- G5 i( c! L* Z7 ~. z│  │  │          DAPDpApbSync.v
│  │  │          DAPDpClamp0.v
│  │  │          DAPDpEnSync.v
│  │  │          DAPDpIMux.v
7 ~$ }5 B' {6 q& Z( |& R│  │  │          DAPDpSync.v
) `5 M/ e9 s1 _/ }0 [% U/ }# @9 n( ^  h│  │  │          DAPJtagDpDefs.v
# v% z' {0 _0 }7 y) j9 k7 v+ c│  │  │          DAPJtagDpProtocol.v
# n/ z6 x1 S' ^$ `6 i0 C│  │  │          DAPSwDpApbIf.v
│  │  │          DAPSwDpDefs.v
│  │  │          DAPSwDpProtocol.v
& E$ k  m+ ?. [  w5 z5 [; {│  │  │          DAPSwDpSync.v
" A  j- m9 q& k/ E+ o│  │  │          DAPSWJDP.v
( ?2 v% q% a/ A" ^│  │  │          DAPSwjDpDefs.v
│  │  │          DAPSwjWatcher.v
1 F$ W. K2 T' Y- ?3 t│  │  │         
│  │  ├─models
│  │  │  └─cells
│  │  │          CM3ClkGate.v
1 i4 e9 z- R( y9 g8 j8 y│  │  │          CM3EtmClkGate.v
  p$ x! R7 w& ^' ^4 d; S* t3 J│  │  │          CM3Sync.v
│  │  │         
1 |3 B3 R6 X! u# c6 w│  │  └─tbench
. h2 V9 z, I! E  X/ [7 C3 X2 x│  │      └─verilog
│  │              AhbToApb.v
& `* Z9 j2 L) \' v' q│  │              AtbLogger.v
0 ~" Y7 S# ]# [+ u% j0 L* \8 O; L2 C│  │              BusMatrix.v
│  │              ClkReset.v
│  │              CM3BusComparator.v
4 v) o( J% x( d8 R9 a) w6 y: ~

3 p' y) d" |8 V: `$ Q, l│      │  │  exclude_list.sc_waitstate

             │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
             │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
             │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
             │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
2 b# P8 ~. W7 Q) U2 U5 u* h             │      │  
             │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
             │              cells_1.geo
+ T5 W) C6 U5 T! ?. ]  b% S: L; _             │              cells_1.pwr
             │              index.cli
             │              README.TXT
             │              rulesets
             │              VERSION.TXT
# p  o) ]: w; n9 E1 z, X3 ]9 Q             │              vias_1.geo
( `! N3 |! R- d1 l& H6 }& c' t& T             │              
6 Y; _5 I! z- @+ e( j) n             └─tsmc
                 └─t-n90-lo-sp-002-f1_1_6a_20060914
& Y" h, _% j. e% |                     └─6X2Z
                             corner.defs

5 m( t8 f- r/ A7 [; W7 m├─integration_kit
4 u% k6 l5 f: \5 S& a│  ├─logical
│  │  ├─cm0ikmcu
│  │  │  └─verilog
) I! G, g6 k+ I# e│  │  └─tbench
2 R) e1 n6 ^8 g4 m; _7 M& e0 P│  │      └─verilog
- V3 y- R1 S, X1 q9 L│  └─validation
+ E  _% R2 r: b. ~0 x│      ├─glogs
│      ├─logs
  K6 A+ L; g% j) d3 {/ G+ B│      ├─mdk
│      ├─srpg
│      ├─tests
6 U. D* Y8 ~9 J9 C+ y│      │  └─CMSIS
│      │      └─Core
. Q2 o3 ]0 `% \2 S9 u3 {1 T│      │          ├─CM0
│      │          └─Documentation
% g5 M) J4 k# u1 }8 Q5 k- F│      └─vectors
6 K# `! [. Z0 Y, Z( E$ x5 {├─ipxact
│  ├─busdefs
│  │  ├─amba.com
│  │  │  └─AMBA3
│  │  └─arm.com
2 Y1 y7 F9 Q( A│  │      ├─CoreSight
; X& d/ E3 }: g$ x$ Y│  │      ├─Cortex-M0
│  │      └─CortexMCores
│  ├─channels
│  │  └─arm.com
' O* t6 i1 z" {6 \( i7 ^│  │      └─Cortex-M0
│  │          └─rtl
│  └─components
0 C- j$ C9 G9 ]) \" n2 c# w% D│      └─arm.com
│          └─Cortex-M0