歡迎參加微處理器知識有獎問答?!

chip123

SoC架構設計師，你認為IP驗證將在哪個層次進行？   凡能針對以上及以下問題提出你選擇、開發過的經驗談「知識」見解，重重有賞RDB！

; K) m# l+ i  T: t' ?1.SoC設計經常會用到IP硬核。請問硬核生產一般採用哪些工藝？
a. 0.13 nm G TSMC
8 m' o: O, d; u% y4 eb. 0.18 nm SMIC
c. 0.18 nm TSMC
" N% J$ {) h0 P" k7 U+ e+ z7 e$ v: Hd. 以上全部
# t: `( ~- N3 s) @5 l. ~  C# j
7 i0 |& a9 _) l( U2.對於想把MIPS內核集成進一個可擕式設計的SoC架構設計師來說，什麼是他最主要的考慮因素？
. r5 S0 k- E# p6 Y: Ka. 性能
" P% L! n  v9 K& H- e0 [b. 面積(價格)
' j  a. M; i& A! }+ zc. 功耗
d. 以上全部
/ o, b; x  a: W6 b" A
7 i6 G9 x& q. W! _  Q3.MIPS維護哪種RTOS核？
/ F7 U$ l2 U* W4 @7 c; l* \- \a. VxWorks
b. Windows CE
c. Linux
d. Nucleus

7 M2 l; h6 ~3 t4.一半以上的SoC開發系統成本消耗在哪里？
a. 架構
* o- `2 e: P8 Q1 ^8 u3 d" t' Ob. 驗證
! M9 Q7 f% j( E$ d0 Z& r2 zc. 軟體
8 ~5 D' F1 m2 t5 e# f: L! l; r* md. 確認

jimy

1. 現在成熟的製程應該都是用0.13~0.18了. 所以除了價格外應該沒什麼區別
4 K; j; d6 Q$ L$ K' [# c2. 我想對一家設計公司來說, 面積價格應該才是最重要考量吧.
2 ]2 L4 L9 l5 v& z8 ^3. 沒用過 MIPS
" m6 s( Z7 l; w/ J. J4. b 吧. 我想不只SOC, 所有的設計都是吧

september03

1. 早就該 0.13um了. 0.18um 已不符成本了.
: }3 v, C: f/ m) k0 }. R這個題目單位還弄錯, 應該是 0.13um or 130nm.
$ ~1 W% }, J7 s/ X) j6 ^
2. 這題目是雞生蛋 蛋生雞的問題.   
* F, X; U# O4 j  m& H  功能少自然Die size 就小, 功耗也就低.
/ f  w# p% M) J3 ]% d! z5 t  同樣的製程 縮小面積的方法有很多. 量大就會划算.
( E0 E3 X9 d. w/ e/ B- q$ j& r, z. L重點在可擕式
) P  j/ }$ v. V9 I/ x8 X; v  可擕式的SOC 功耗必須很低, 否則再便宜也沒人要.
) K1 G  v6 w+ a! A- ~9 U) h+ x
3 OS 最常見的是 Linux or Linux like. 如uClinux, eCOS.
. T& k4 a& }  g7 b8 H Nucleus and Vxworks 也不少. but need royalty.
別忘了還有 WindRiver

4. 當然是驗證. Test plan 也是一家公司的 KnowHow.

stanlly9

1. 0.13um製程
2. c. 我認為可攜式產品功能只要到位即可，因此功率消耗(續航力)將會是主要賣點。
3. Linux
9 `+ v1 R3 P2 f! J% [4. b.驗證
因為SoC Design的發展具備一定的難度，因此Design flow
也由傳統的Waterfall Model轉換成為Sprial Model
必須要同時再多的Level做設計、驗證的工作
# Y( A# ?5 y' ?如此才可以降低開發中一次iteration的iteration bound
(iteration泛指當某個flow出了錯之後要 回到某步驟重新來過)