Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 11718|回復: 4
打印 上一主題 下一主題

[問題求助] Hspice mos電容或試 varactor的寫法?

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2008-12-14 15:09:55 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
小弟目前從事PLL相關的研究) Z: I0 [4 \4 d# G3 c
而VCO部分有使用MOS的電容  之前使用的是一般的MOS B S D 接在一起3 B! e/ ~4 X% H, r) g" y
而教授希望我使用accumulation mode的MOS電容去做模擬
0 d- d+ V0 ]7 r; s3 i
) h) y% J# f8 J5 K2 X  ]5 `6 B) N請問有沒有哪位高手寫過HSPICE中 accumulation mode MOS的??# K* {- I5 P! Z6 o7 r
或是一般的varactor的寫法~~. e6 j* r- n+ v) W% c; u- T+ B
小弟完全找不到哪邊有這樣的語法.....手冊中也沒有看到: x0 N0 C! [, p  l( p
+ c4 v+ G, _# c. Q
希望各位大大不吝指教囉!!!!    萬分感謝
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂63 踩 分享分享
2#
發表於 2008-12-16 11:55:00 | 只看該作者
accumulation mode mos-cap 就是NMOS 長在  N-well中的 mos-cap
. H! \% S# M8 c: n' a- z! i7 M8 j0 N8 x0 C& {
基本上要下 testkey 去 fitting  model。" U; W: d7 Y- s0 o
. g" T6 [; w' K1 |/ g' e
hspice 中無法寫 accumulation mode mos-cap.
3#
發表於 2008-12-19 19:30:13 | 只看該作者
原帖由 bluecolin 於 2008-12-14 03:09 PM 發表 ; \6 K, B* C" Y7 _% Z
小弟目前從事PLL相關的研究
. {. W' b+ S+ T1 V' F而VCO部分有使用MOS的電容  之前使用的是一般的MOS B S D 接在一起
( i* p% b2 V7 U4 t而教授希望我使用accumulation mode的MOS電容去做模擬. `  f$ m* j7 [5 q% t
8 r& U; Y; }, f$ _5 T
請問有沒有哪位高手寫過HSPICE中 accumulation mode MOS的? ...
( `+ U8 ?9 n( y/ @" Y
6 s5 c9 s9 r0 E3 A$ F7 x
我不知道你說的寫法是什么意思,是要自己寫一個MODEL嗎?
4#
發表於 2009-6-10 23:34:31 | 只看該作者
一般我們Layout在做電容,通常是用B=D=S Mode2 F# V* D) j8 M& B
如果要用Accumulation Mode
7 x( T3 N+ z  K4 F- s就是原本在N-Well內的PMOS換成NMOS/ l% n" K5 L# T  E4 x- J  {; y% r
也就是NMOS in N-Well,有些FAB廠會不允許3 G/ L' T% _! |  r7 t/ C7 P! |+ }
至於Hspice寫法應該是用NMOS,而將原本P-Sub換成N-well4 m" A2 V6 t4 q- x% n
5#
發表於 2009-6-12 23:41:01 | 只看該作者
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-9-27 09:42 PM , Processed in 0.167009 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表